大二下模实验数电

第1章数字电子技术的基第1章数字电子技术的基本实验技术与方 操作规 实验预 实验操 实验报 课程学习的目 脉冲信号常用参数的测量方 用TDS-2002数字示波器测 虚拟仪器DSO25216的示波器测 二进制信 二进制直流信 二进制脉冲信 数字电路同步多路波形的测 用双踪示波器测量同步波形的原 用双踪示波器进行多波形测量的方 用虚拟仪器DSO25216的逻辑分析仪进行多波形测量的方 未知电路的多波形测量及应 几种基本电路的测试方 集成逻辑门电 集成触发器电 计数器电 译码显示电 数字电路的安装与调 数字电路常见故障检测和排 TTL器件和CMOS器件的使 TTL器件使用规 CMOS器件使用规 逻辑可编程器 MAXⅡ的特 几种常用的MAXⅡ器件的参 .MAXⅡ器件的命 第2章Quartus®II软件和数字逻辑实验箱使用介 Quartus®II软件的使用介 2.1.1概 2.1.2安 2.1.3QuartusII的使 QuartusII元件库中常用的元件名 DLBS-1型数字逻辑实验箱使用介 实验箱总体布局 实验箱主要功能模 第3章部分数字单元电路的设计与实现方 组合逻辑电 组合逻辑电路设计方 I触发器电 触发器电 JK触发器转换为D触发 D触发器转换为JK触发 时序逻辑电 用触发器设计同步计数器设计方 用集成计数器设计不同模的计数器的方 第4章实 基础实 CP 基础实验——码制转换电路的分析及测 门电 组合逻辑电 译码器和数据选择器的功能测试及应 裁判表决电 码制转换电路的设 优先报警电路的设 循环码转换为BCD码的转换电路的设计及其显示电 发电机控制电路的设 组合电路中的竞争与冒险的研 共阳数码管显示电 时序逻辑电 触发器的测试及其应 四人智力抢答电 时序逻辑器件功能测试及其简单应 简易交通灯控制电路的设 彩灯流水电路的设 彩灯系统循环电 脉冲电 集成器件脉冲电 时基电路555的应用电路的设计与测 模-数和数-模转换电 A/D转换器的测 D/A转换器的测试及应 存储 4.6.1存储器RAM和ROM的测 综合电 加法计数电路的设 简易直流数字电压表的设 4.7第五章数字电子技术课程设 题目一多功能数字 题目二多功能交通 常用集成器件管脚排列 实验报告样 1章数字电子技1章数字电子技术的基本实验技术与方法1.1操作1.1.1实验1.1.2实验11.1.3实验1.1.3实验可登陆实验室网站：49查询。总之，会准备、会操作、会总结、才1.2课程学习的目1.3脉冲信号常用参数的测量方法一般用示波器来测量，不同类型的示波器，其操作略有差异，下面以TDS-2002数字示波器和虚拟仪DSO252161000Hz脉冲信号的高电平、低电平、幅度、周期、1.3.1TDS-2002数字示波器将1000Hz脉冲信号输入示波器其中一个通道，如CH1，注意信号从探头输入，示波器的TRIGMANUCH121.3.2DSO25216DSO252161-3-11-3-21-3-1DSO2521631-3-2DSO252161000Hz1-3-2DSO252161000HzA1，注意信号从探头输入，虚拟仪DC，灵敏度伏/格设2V，速率设为20KSa，如图1-3-1-3-31-3-5OK按钮，接着在窗口菜单中打开测量参数显示窗口，如土图1-3-6所示。41-3-1-3-51-3-1-3-551-3-61-3-6录参数或波形，如图1-3-7205010KHz200KSa500KSa1-3-71.4二进制入的各路信号组合符合二进制数的规律,其各位权值分别是2n1.4.1二进制直流信061.4.2二进制脉冲信1-4-8形可分析出电路所完成的功能,并可观察到电路是否有延时和冒险等。1.5数字电路同步多路波形的1.5.1用双踪示波器测量同步波形的原1.4.2二进制脉冲信1-4-8形可分析出电路所完成的功能,并可观察到电路是否有延时和冒险等。1.5数字电路同步多路波形的1.5.1用双踪示波器测量同步波形的原当对数字电路进行动态测量时为了分析电路的逻辑功能需要测量多个输入、输出脉冲观测这种多路脉冲信号,并要保证各路信号彼此之间正确的相位关系,就应选择一个合适的内触发信号,用来作示波器锯齿波时基信号的同步信号,并且要使示波器X偏转板所加扫描电压周期Tx与YTy成整数倍,7CBAF1000020010301004011051000610107110081111正确的多路脉冲信号。例如：观测A、B两路脉冲信号，B是A正确的多路脉冲信号。例如：观测A、B两路脉冲信号，B是A的二分频。根据上述原B作内触发信号，设锯齿波和B的周期比为1：1,1-5-1可看出锯齿波的周期等B,A的两个周期，均为整数倍的关系。这样观测信号,波形将稳定可靠地显示在屏幕上,而且彼此之间的相位不会错。若用A作内触发信号,1-5-2A1,B的一个周期,原则,BB图1-5-1锯齿波的周期等于B图1-5-2锯齿波的周期等于A的一个周1.5.2用双踪示波器进行多波形测量的方法CH1通道和CH2通道同时观测频率最低和频率最高的信号QD和CLKQDQDCH1CH1，调节示波器稳定地显示波形，并且一个CLK周期占示波器显示窗口刻度格一大格，便于撤掉CH2的QA、QB、QCCH2CH2QA、QB、QC，CH1QDQDCLK调到合适观察确度,有条件可采用逻辑分析仪进行观察和测量。1-5-31.5.3用虚拟仪器DSO25216的逻辑分析仪进行多波形测量的方法8LogicPodCH0～LogicPodCH0～15的接口，LogicPod0～15接到被测量的信号，GND接到被测信号源的地然后在操作界面点击一GO按钮，就可以观察到被测信号的波形。如图1-5-4所示，注意如果波形显示的长短不合适，可以通过改变20KSa50KSaGO1-5-41.5.4未知电路的多波形测量及在实际工作中,往往会遇到一些电路,其内部结构难以得知,而又要了解它的功能,这ABF,工作电源值+5V，如果没有逻辑分1-5-1F=A+B91-5-6图1-5-5表1-5-1011101-5-6图1-5-5表1-5-1011101111图1-5-6.1.6几种基本电路的测试方法1.6.1集成逻辑门电1.6.2集成触发器电1.6.3计数器电MSI电路使能端的电1.6.4译码显示电1.6.4译码显示电lkΩ电阻接电源+5V,各笔段应亮；对于共阳型的数码管，则阳极接+5V，输入端通过lkΩ电阻接地；译码器的测试可以在其数据输入端依次输入0000~1001组合码,则显示器对应显示出0~9数字。1.7数字电路的安装与数字电路的安装与调试过程是检验、修正设计方案的实践过程,也是应用理论知识来解决实践中各类问题的关键环节,是数字电路设计者必须掌握的基本技能。下面介绍数字1.低频实验，含有高达几十兆赫兹以上频率信号的实验不应用面包板,而应用高频纤维板,电,规定标准或者欠规定标准,电路都不能正常工作。3,应满足所用集成芯片对时钟信号的要求。例如,脉冲信号发生器输出信号的电平值。0UiL2.4VUiHCMOS0UiL0.7V0.7VDDUiHTrTf不应过大，脉冲宽度不应过小，以避免信号过冲，测量时，脉冲信号线应在直流电源接通电路后再连入4．连线与布线做实验时，电路出现故障，很大一部分原因是因为布线问题。为了避免布IC插座或面包板上进行，插接集成器件时，器件上表面有半曲或折断。拔出时，必须用专用拔钳工具（U形夹，夹住集成块两头，垂直往上拔起，或5．电源耦合问题数字电路中，集成电路形成的电源尖峰电流在电源内阻上形成内部干扰电压（即电源耦合）。如果这个干扰信号过大，可能引起电路故障。为了消除电源耦合，（10~100μF）,但是由于电解电容的高频特性不好，所以为消除高频噪声，在电源和地之间再接入小电容（0.1μF或更小）555时6．集成电路器件的功能测试在进行实验时，对所选用的数字集成电路器件，怀疑不能正7数字电路的调试顺序也是先调试单元电路或子系统，然后逐渐扩大将几个单元电路进行联替代法将已经调整好的单元电路代替有故障或有疑问的相同的单元电路，这样可以路有问题时，应先检查该部分的连线，当确认无误后再更换集成电路芯片。对分法把有故障的电路对分为两个部分，可检查出有问题的那一部分而排除另一部替代法将已经调整好的单元电路代替有故障或有疑问的相同的单元电路，这样可以路有问题时，应先检查该部分的连线，当确认无误后再更换集成电路芯片。对分法把有故障的电路对分为两个部分，可检查出有问题的那一部分而排除另一部1.8数字电路常见故障检测和选择与电平选择不恰当；电路延迟时间引起的冒险以及某些器件的控制信号变化，发生在首先，认真仔细地复查。接好全部接线后，对照实验原理图仔细地复查一遍。检查集成芯片正方向是否插对（，是否有漏线和错线，是否有两个以上的输出端错误地连在一起等。检查无误（或更正）后再接通电源，看看功能是否正常，如果功能不正常，电平是否符合表2.3的数值范围，从而判断插座板接触不良、集成块引脚或连线等原因造成的1-8-1J、KCMOSCMOS1-8-1J、KCMOSCMOS热烧坏。当CMOS器件工作在较高电源电压，或输入/输出信号由于电路上的原因使其高于VDD或低于VSS时，就可能出现锁定效应，因此在电路中应采取措施加以预防，方法如下：１）电源去耦，加粗地线来减小地线电阻。的锁定电流在40mA左右。４）４）（两输出端状态不≈0.6≈01.9TTL1.9TTLCMOS器件的1.9.1TTL器件使用者接2.4～4.5V的固定电压。1KΩ～10KΩTTL对于或非门、或门，按其逻辑要求，多余输入端不能悬空，只能接地。对于与或非门JKD对输入端接地电阻的要求当输入端有接地电阻时，若器件上电，则必然有电流通过该电阻。若R≤680Ω，则输入端相当于逻辑0：若R≥4.7KΩ，则输入端相当于逻辑1，产品不同，R值有所不同。1.9.2CMOS器件使用规VDD8～12VVDD8～12VVDD或接VSS空，在电路板的输入端应加限流电 和保护电阻R。如图1-9-所示。值的选择通常使100KΩ～1MΩ1-9-13VDDVSS，否则将导致器件损坏。除三态（TS）器件VIH≤VDD；ViVILVDD端未接通电源前，不允许信号输入，否则将使输入108Ω以上。保护电路虽然引入，但吸收瞬变能量有限。若瞬变1．TTL出为低电平VOLCMOS不成问题。但TTL输出为高电平VOH（标准值2.4V）CMOS1．TTL出为低电平VOLCMOS不成问题。但TTL输出为高电平VOH（标准值2.4V）CMOS3.5V，TTL说CMOS1-9-3(a)所示。由于CMOS集成电路的电源有几种形式，因此接口也有差异，CMOS1-9-3（b，接口电阻的限制值分别为5VDDRx16IVDD5(3.51.1)1.6K250106RxI式中，VOLIOLRxmin＜Rx＜Rxmax5-15VVDDRXRX1-9-5RXRX1-9-5VDD＞VCC用TTL（OC）-TTLCC4049（CC4050）VDD1-9-71-9-7用晶体管作接口电路1-9-71-9-7用晶体管作接口电路TTLCMOS（b）1-9-9TTLCMOSTTLCMOS1.10逻辑可编程器MAXII器件是一种非易失性、即用性可编程逻辑器件，它采用了一种突破性的新型CPLDPLD器件的一半，功耗是其十分之一，密度是其MAXCPLD先进特性的架构的基I/O焊盘约束的空间内提供了最多的逻辑容量。因此，MAXIICPLD器件是所有CPLD产品中成本最低、功耗最小和密度最高的器件。0.186Flash工艺，MAXIICPLD所有的优目标，MAXII器件成为接口桥接、I/O扩展、器件配置和上电顺序等应用最理想的解决方1.10.1MAXⅡ的特点MAXI/O十分之一的功耗（3.3VMAX器件相比4．1.8V片内电压调整器支持3.3V、2.5V1.8VI/O3.3V、2.5V、1.8V1.5VI/OPCI300Flash施密特触发器（Schmitttriggers、回转速率可编程以及驱动能力可编程提高了信号完AlteraQuartus®IIMAXIIMAX1.10.2几种常MAXⅡ器件的参1.10.3MAXⅡ器件的命1-10-1MAX1270，22101.10.2几种常MAXⅡ器件的参1.10.3MAXⅡ器件的命1-10-1MAX1270，2210，后面如果有GZ，GZGZ装，是最常见的贴片，McsBGA封装。100100个管脚，C是指商业级的意I是指工业级。3是速度等级，MAXII3，4，5三种等级，一般情况下选5就可以满足大部分的应用，也比较便宜。ESN则是指无铅的意思，有铅就不带N。现在绝大部分都是无铅的了，才能符合环保要求。1.10.4EPM240T100C5的管脚排列图如图1-10-2MAXFLASHtPDfCNTtSUtCO128-240-570-1270-1-10-EPM240T100C51-10-EPM240T100C52Quartus®II软2Quartus®II软件和数字逻辑实验箱使用介绍2.1Quartus®II软件的使用介绍2.1.1概述Quartus®IIAltera公司为可编程芯片系统(SOPC)提供较全面的设计环境的逻辑电高的，其功能和器件库支持的器件多些，由于篇幅的限制和为叙述方便，，本书暂以QuartusII7.2版为例，介绍该软件的基本使用方法，至于其详尽使用方法或更高版本增加的功能，EDA工具等，下面就按安装、设计的建立、编译、仿真和下载2-1-1QuartusII2.1.2双击安装文件2-1-25.5G2-1-25.5GCPLD2-1-3QuartusII2-1-32-1-42-1-2-1-52-1-2-1-52-1-2-1-6Quartus2-1-6QuartusII的破解：crack_7_22-1-7所示界面，点击“第一步”对应的”Licens生成”按钮产生一个License文件，再点击“第二步”对应的”QuartusII破解”按钮，将安装文件夹（x:\...\altera\72\quartus\bin）dll文件进行替换。做完前两步，QuartusII破解已完成，直接关闭破解文件就可以了。操作系统为WIN7/6432图2-1- QuartusIILicenseQuartusIILicense2.-1-82-1-92-1-2-1-9License2.1.3QuartusII的使用Quartus2.1.3QuartusII的使用QuartusII的使用主要分四个基本步骤：设计输入、编译、仿真和下载。由于对设计功适当介绍QuartusII的一些常用的功能的操作方法。1QuartusII支持多种设计输入方法，如图2-1-10图2-1- QuartusII设计输入方法框（1）QuartusII•••AHDLVHDL,Hex,QuartusII平台上的原理图式图形设计输入法和文本编辑输入法是最基QuartusII74161为FileNew2-1-112-1-22-1-112-1-112-1-122-1-132-1-13，出现下2-1-13，出现下面图2-1-14，直接在Name框2-1-14（Input整电路，图中的VCC模块是把计数器74161的使能端置高电平，使其按四位二进计数，注意输入（Input、输出（Output）端口不能重名，而且是非中文的。另外，各元件间的连元件端口，释放鼠标左键，就完成连线，最后完成的电路图如图2-1-152-1-15Creanew2-1-15CreanewprojectbasedonthisfileNext键，直到选择芯片，如选择EPM240T100C5不要与器件库中的逻辑模块同名，如这里用JSQ，而不用2-1-162-1-172-1-162-1-172-1-17EPM240T100C5，如2-1-182-1-18NextFinishNextFinish2.-1-192-1-192QuartusII软件包括模块化编译。Compiler包括分析和综合、Fitter、Assembler、TimingAnalyzer、DesignAssistant*、EDANetlistWriter*、CompilerDatabaseInterface*模块，标择StartCompilation(Processing菜单)来运行所有的Compiler模块。若要单独运行各个模块，可以通过选择Start(Processing菜单)，然后从Start子菜单中为模块选择相应的指令。CompilerTool(Tools菜单)并在CompilerTool窗口中运行该模块StartCompilation2-1-202-1-212.-1-2-1-212.-1-2-1-213仿真可以简单的理解为根据电路和电路的激励，算出输出的波形或其它参数的过程，对Quartus®3仿真可以简单的理解为根据电路和电路的激励，算出输出的波形或其它参数的过程，对Quartus®IIEDA仿真工具中进行设计仿真：NativeLink®集成EDA仿真工具、生成输出网表文件、功能与时序仿真、PowerGauge功率估计、生成仿真激励模板和存储器初始化文件。最常用的是功能仿真、时响仿真的输出结果，功率估计可以估计在时序仿真期间当前设计所消耗的功率，以毫瓦(mW)为计算单位和报告设计所消耗的内功率、I/O引脚功率和总功率。如何进行设计的功能仿真、时序仿真和功率估计，下面仍以前面计数器74161为例进行介绍。2-1-222-1-232-1-232-1-242-1-24点击NodeFinder按钮，点击List按钮，出现图2-1-25所示的节点选择界面，在左下边窗口OK按钮，就出现图2-1-2-1-252-1-252-1-26本例，四位二进制计数器，一共有16种状态，如果栅格先设为10n，一个栅格对应一个状态，那么仿真的时间长度至少要160n，栅格大小和仿真时间长度的设置在Edt菜单中，如图2-1-27图2-1- 选择栅格设置菜CLK图2-1- 选择栅格设置菜CLK一个输入信号，该信号是方波，如的方波，可点击按钮，在ValueTiming选项卡中设置，其中，CounteveryMultipliedby右边框中的数字可分别设置波形跳变的时间长度和每个方波所占的格数，11格，22格，332-1-282-1-28Edit2-1-28Edit菜GroupingGroup相反要撤消同组合并，则选UnGroup，如本例把QD、QCQB、QA2-1-29Group选项卡要输入组的名称Q，码的类型为二进制码2-1-29Processing菜单中SimulatorTool2-1-30所图2-1- 启动仿真工启动仿真工具后，就出现仿真选择卡，从卡中选择仿真类型，如果是功能仿真则选择Functional图2-1- 启动仿真工启动仿真工具后，就出现仿真选择卡，从卡中选择仿真类型，如果是功能仿真则选择FunctionalGenerateFunctionalSimulationNetlistStartReport2-1-312-1-仿真输出对齐于时钟的上升沿，Q2-1-32仿真输出对齐于时钟的上升沿，Q2-1-32合成后显示的码不整齐，如果放大后可看到有其它码，如图2-1-2-1-322.-1-332-1-342-1-352-1-342-1-35图2-1- 点击Start按钮，等分析完成后，点击Report按钮，可以看出芯片消耗的热总功率46.20mW点击Start按钮，等分析完成后，点击Report按钮，可以看出芯片消耗的热总功率46.20mW，芯片静态热功率39.60mW，芯片动态热功率0.00mW，I/0口热功率6.60mW，如图2-1-34所示，对于相同系列的芯片各功率基本上相同，不同系列的芯片各功率可能有较大差异，在QuartusII软件只能估算某些系列芯片的热功率，如MAXII、Cyclone等，对2-1-362-1-372-1-37Location2-1-382-1-38sof文件下载到选用的芯片中，实现硬件功能，可以在Tools菜单中选择Programmer，如2-1-39所示。2-1-39HardwareSetup2-1-402-1-402-1-40HardwareSetup2-1-41CurrentlyselectedhardwareByteBlasterAddHardwareClose按钮，设置完成，用StartJSQ.sof文件下载到选用的EPM240T1002-1-41前面简要介绍了QuartusII的基本使用方法，它还有很多实用的功能，由于篇幅关系，QuartusII软件中常AHDL、Verilog、VHDL语言，AHDLAltera公司开发的语言，Verilog原来是美国军方开发使用的语言，VHDLVHDL语言实现一个两输入的2-1-42VHDL2-1-42VHDL--QuartusIIVHDL--Conversion--Copyright(c)2009AlteraCorporation&SCUTLIBRARYieee;USEieee.std_logic_1164.all;--USEieee.std_logic_arith.all;PORT(a,:IN:OUTARCHITECTUREQuartuscpldOFand2VHDLISy<=aANDEND当输入完毕后，需要保存，文件名用文件中ENTITY的名称and2VHDL，扩展名是VHDLand2VHDL.VHDL就可以2-1-442-1-432-2-442.2QuartusII元件库中常用的2-1-432-2-442.2QuartusII元件库中常用的元件名称QuartusIIQuartusII的默认路径，那么只要输入 and8band： band8bdirc bnor2 bnor6 bor6 输入反向或 constant gndinputc latchD锁存器 nand8 nor4 nor8或非not or4 or8 nor4 nor8或非not or4 or8或 param trivccxnorxor异或161mux16-1选择器，81mux8-1选择器，21mux2-116cudslr16位计数/4- 8247400、7420、7430、7437、7440、74133/134—与非门，7402、74277428、742607442/45/445—BCD码-十进制码转换器，7443—余3-十进制码转换器，7444—格雷码-十进制码转换器，7446/47/48/49/246/247/248—BCD-7段译码器，74137/138—3-8译码器， 双2-4译码器，74143—4位计数或7段译码器，74145—BCD码-十进制码转换器，74154—4-16译码器，74184—BCD码—二进制码转换器，74185—二进制码—BCD74151/153/157/158/251/253/257/258/298/352/353/354/356/398/3997480/82/83、74183、74283—全加器，74385—加/减法器，74284/285—4位×4位并行二进制乘法器，7485、74518/684/686/688—比较器，748774180/280—奇偶发生器，7497—六位同步二进制比率乘法器，74167—四位同步十进制比率乘法器，74261—2×4乘法器74240/241/244/465/466/467/468/540/541—8位总线缓冲，74365/366/367/368—16位总线缓7470/71/72/73/76/78/107/109/112/113/114//276/376—JK7474/171/273/374/377/378/379/821/822/823/824/825/826—D7475/77/116/373375/841/842/843/844/845/846/990—D锁存器，74279—RS7490/92/93/176/177/196/197/592—NN进制计数器。74190/290—加/减法十进制计数器，74390—双计数器。7491/94/95/96/164/165/166/178/179/194/195/198/199/295/299/589/590/594/595/597/673—4位可级联移位寄存器，74670—4x4三态输出寄存器，74172——管道寄存器，74396—8位存储器。位寄存器堆74182—超前进位发生器，74297—数字锁相环，74350—2.3DLBS1型数字逻辑实验箱使用介绍2.3.1实验箱总体布局：2.3.2实验箱主要功能模块12-3-12-2-12-3-122-3-232-3-3波，拨动两位的控制开关设定Fout输出孔输出的脉冲频率。42-2-12-3-122-3-232-3-3波，拨动两位的控制开关设定Fout输出孔输出的脉冲频率。48421000000001100102001130100401015011060111710008100195．5V5．5V源负极性输出，同时也是逻辑实验箱公共端，以GND标识。.635组弹簧片，每个弹簧片有五个触孔，这五个触孔在电气上是互连的，触集成电路，亦可插入引脚直径φ0.5～0.6mm2-3-42-3-47DIP142-3-5DIP168.5V2-3-69PnL输出为高电平、PnH输出为低电平，当开关Pn按下接下触点，输出插孔PnL输出为低电2-3-7103.3Va、b、2-3-7103.3Va、b、c、d、e、f、gA-个接孔，如图2-3-8113.3V3.3VCMOSTTL12．CPLD图2-3- CPLD各I/O口对应接线芯片有纯I/O芯片有纯I/O80个，各个I/O口对应的插孔见图2-3-9所示。进行设计时可根据所使用的13信号波形。见图2-3-10所示。2-3-10143.3V5V3.3V153.3V5V3.3V163.3V5V3.3V175V3.3V系统共用区域，包括两个固定电阻，阻值分别6.8KΩ和12K5V3.3V系统共用区域，包括两个固定电阻，阻值分别6.8KΩ和12K，两个固定电容，容量分别为0.1μF和0，01μF，两个可变电阻和电容插接区，可根据实际使用的需要插放任意的电阻和电容。该区域还有一个DIP8插座，实验中2-3-1118该区域也是5V系统和3.3V系统共用，有4个标称值分别为470Ω、4.7KΩ47KΩ470KΩ的电位器，其470Ω、4.7KΩ47KΩ是多圈电位器，470KΩ2-3-2-3-123部分数字单元电路的设计与实现方法3.1组合逻辑电路3.1.1组合逻辑电路设计方法3部分数字单元电路的设计与实现方法3.1组合逻辑电路3.1.1组合逻辑电路设计方法表3-1-1图3-1-1ABCF00000010010001111000101111011111从真值表—表3-1列出F的逻辑表达式：FABCABCABC从真值表—表3-1列出F的逻辑表达式：FABCABCABCABC（式3-，用3FABBCCAABBCCA（式3-图3-1-22.若采用TTL器件，两输入与非门可选74LS00，图中三输入与非门没有现成的，而74LS20FABBCABACBCA(BC)FABBCABACBCA(BC)(BA(BC)(BA(BC)(B图3-1-374LS003.2触发器电3.2.1JK触发器转换为D触发JK触发器转换为D触发器就是把J、K两个输入端变换为D一个输入端，求出J和K的方程。Qn1JQnD(QnQnDQnJK图3-2-1JK触发器转换为D3.2.2D转换为JK发D触发器转换为JK触发器就是把JK图3-2-1JK触发器转换为D3.2.2D转换为JK发D触发器转换为JK触发器就是把D一个输入端变换为J、K两个输入端，求出D的方程。式3-4和式3-5等号右边恒等，得到D的方程，如式3-8所示，用与门、非门和或门可以实现，原理DJQn（式3-DJQn（式3-图3-2-2D触发器转换为JK3.3时序逻辑电路3.3.1用触发器设计同步计数器设计方用JK1nn-≥图3-3-12态方程，一般通过卡诺图进行，才不容易出错，该计数器总的卡诺图如图3-3-2所示，在方框外的码是指计数器的初态，在方框内方格中的码是指计数器的次态，格中的组合码顺序是Q2Q1Q0Q2Q1Q0图3-3-3nn-≥图3-3-12态方程，一般通过卡诺图进行，才不容易出错，该计数器总的卡诺图如图3-3-2所示，在方框外的码是指计数器的初态，在方框内方格中的码是指计数器的次态，格中的组合码顺序是Q2Q1Q0Q2Q1Q0图3-3-3Q0、Q1、Q2QnQnQnQnQnQnQnQnQnQn1（3-0 0QnQnQnQn（3-1 QnQnQnQn（3-2 3JK触发器特性方程联合，JK3-113-123-133-14JQnK（3-J0Qn （3-K0J1J0Qn （3-K0J10（3-K1Qn J2QnQn K2143-3-43-3-453-3-53.3.2用集成计数器设计不同模的计数器的方法74LS163或74LS90、74LS190、74LS290等也能够实现，方法类似。Q3、Q2、Q1、Q010000，00070111～1111，7种组合码从000～110，设计最简1101113-3-6（a）所示，随着0，111种状态持续时间比其它7种状态短很多，瞬间消失。有时电路的清零可靠性不高，为使在6（a6（b228（a9（a（b3-3-873-3-9用同步置数法设计的74章实验4.1基础实验4章实验4.1基础实验4.1.1 基础实验——码制转换电路的分析及测掌握使用QuartusII完成简单组合电路设计的方法2掌握QuartusII开发环境设计简单数字系统的方法TDS2002VC9807ADSO252164（1）BCD3码电路逻辑功能表（真值表）4-1-14-1-1BCD4-1-14-1-1BCD1BlockDiagram/SchematicFile,点”OK”4-1-24-1-2Insert－>Symbol或工具栏的”SymbolTool”快SymbolName框中输入器件的名称，如果不清楚器件的名称，NameOK，将器件放置到合位置，要旋转器件时，在器件上单击鼠标右键，Rotate4-1-34-1-3依4-1-3依次输入实验电路所有元件，设定输入端口（Input、输出端口（Output，注意端口不能重名。拖动到另一要连线元件端口，释放鼠标左键，就完成连线。完成实验电路的输入检查无误File->SaveSave快捷按钮打开文件保存对话框，输入文件名称（注意：不要用默认的block1和元件库里已有的元件名称命名原理图文件勾选“Creatnewporjectbasedonthis4-1-4图4-1- newporjectwizard头两页都点击”Next”newporjectwizard头两页都点击”Next”跳过去，进入第三页器件设定“Famaly”“MAXII”在“Availabledevices”框选择3.3V”不能选错器件，否则不图4-1-5newporjectwizard后两页无需再作设定分别点“Next”和”Finish”完成工程项目的设定和2ProcessingStartCompilationStartCompilation快捷按示，则需返回检查原理图文件，修正后重新编译。见图4-1-6所示4-1-633OK4-1-4-1-4-1-8NodeFinder，打开NodeFinder对话框。见图4-1-8所示。NodeFinderNodeFinder，打开NodeFinder对话框。见图4-1-8所示。NodeFinder对话框,Filter选“Pins:All”,list，管脚名称就出现在对话框中，点击CopyallToSelectNodeslist，再点OK,管脚（信号名称）就出现在波形文件中。先根据电路状态的多少选择仿真时间长度（EndSize种状态，如果GridSize设为1mS，每格对应一种状态，则EndTime不得小于10格的时间即10mS。Edit菜单打EndTimeGridSize4-1-9aEndTime1uS，GridSize10nS，如果先将“GridSize1mSGridEndTime4-1-4-1-9bEndTimeGridSize定设定之后在波形界面点击右键菜单“Zoom”——“FitinWindow”使波形界面将波形ForcingHight/LowD0、D1、D2、D34-1-104-1-10242CountValue作为输入变量。D3、CountValue作为输入变量。D3、D2、D1、D0作为四位二进制变量的前十个状态，D0为最低位，在仿真的10mS中，每个状态各持续1mSD0对应的管脚，再点CountValueCountValue对话框，Counting选项卡按照默认选项不用改变，Timing选项卡中，“Countevery”1mS（GradSize一个单元时间D04-1-11示，10mS104-1-11D04格84-1-12图4-1- D1、D2、D3的设FunctionalGenerateFunctionalSimulationNetlistStart按钮，查看结果波形点击Report按钮。如图4-1-13所示4-1-13查看仿真结果：如图4-1-144-1-14BCD认真观察图中10个时刻的状态，D3D2D1D0由0000递增到1001，Y3Y2Y1Y01100D3、D2、D1、D0Y3、Y2、Y1、Y0少了就是10进制的“3”。400114-1-15配到CPLD指定的I/O口，设定步骤如下：AssignmentsPins配到CPLD指定的I/O口，设定步骤如下：AssignmentsPinsPINPLANNERLocation栏4-1-15所示。分配完管脚后必须再次对工程项目进行编译，使管脚分配生效！但凡修改电路原理图或改变管脚，完成后都必须对工程重新编译，使改动生效。完成上述步骤后，在QuartusII的“Tool”菜单中选择“Programmer”或直接点击快按钮，打开编程器界面，系统会自动打开编译产生的pof文件，勾选Program/Configure，点Start按钮，进度条变到100％，下载完成。如图4-1-16有时实验板由于稳定性问题，点Start出现错误提示，不能下载，可先断开实验板电源，4-1-162）下载完成后，找到各个分配的管脚对应的接线孔，D3、D2、D1、D04个电平开关，Y3、Y2、Y1、Y04组逻辑指示灯，电平开关往上拨，输出逻辑“1”，根据BCD码规律拨动电平开关，将测试结果记录在真值表中。4-1-23）BCD74160D3、D2、D1、D0四位输入变量，74160端输入的脉冲信号进行计数，其输出信号QD、QC、QB、QA逐次加1，从0000递增到QuartusII中打开原先QuartusII中打开原先建立的原理图文件，调出74160，按4-1-17连接好，注意：4-1-17BCD有新实验箱的实验台：将CP管脚连接到逻辑实验箱“3.3V”系统中的“Fout”输出孔将两位控制开关分别打到“104-1-18接端4-1-18D0-D3,Y0-Y30—3，4—74-1-19没有新实验箱的实验台使用原有的旧实验箱和CPLD实验板，将CPLD的CP输入端连接到逻辑实验箱1kHz脉冲信号输出孔，D0-D3,Y0-Y3分别按顺序连接逻辑分析仪0-7测量通道，如图4-1-20所示4-1-194-1-194-1-20D3D2D1D00000的时刻作为记录0000～1001的状态，每个时刻，D3D2D1D0Y3Y2Y1Y0的逻辑状态与真值表时唯一对应态。如图4-1-21234择器件——编译工程——电路仿真——分配管脚————电路下载图4-1-21BCD图4-1-21BCD4.1.2门电路1了解Altera公司QuartusII24.1.2门电路1了解Altera公司QuartusII2（1）（2）VOH、VOL、Vth阅读教材QuartusII使用方法，并先在宿舍完成实验内容“（四）CPLD实验”的仿3TDS-2002数字示波DLBS－1VC9807A41）14-2-2CD4011ViVo3主要波形参数的意义见图4-2-2所示。TDS2002数字示波器基本使用方法见第1章。4-2-244-2-24ViVo4-2-3Vi/Vo（2）tpd和构成电路的器件等因素有关，本次实验的电路可以看为一个小系统，如图4-2-4（A）通ViVotpd1tpd2就可以算得信号通过该系统总的时间为（tpd1+tpd2）/24成，故通过每个门的时间平均值为[（tpd1+tpd2）/2]*(1/4)4-2-2）100KHz的方波信号输入到由四个与非门（CD4011）4-2-（A）Vi50%幅度点与Vo50%幅度点两tpd1Vi50%幅度点与Vo50%幅度两点个点之（B[50%tpd1；tpd21）1与非50%tpd1；tpd21）1与非门的逻辑要求分别对TTL集成电路芯片74LS00的测试，方法是在74LS00中选择一个与非门，将其两个输入端A、集成电路芯片CD4011接电平开关(注意芯片接工作电源)，输出端Y接指示灯，拨动电平开关4种不同的组合电平，如图4-2-5所示，观察并记录到其真值表中，如表4-2-1所示；同样在CD4011中选择一个与门进行测试,列表记录其结果。4-2-14-2-52TTL74LS86中选择一个异或门进行测试,列表374LS32中选择一个或门进行测试,474LS02中选择一个或非门进行测试,*（4（逐点法和扫描法两种方法，前者是在门电路的输入端输入不同电压，范围为0～+5V，相应4-2-6ABY00011011CH1Vi，CH2接Vo。示波器CH1Vi，CH2接Vo。示波器在Y-T工作模式下，扫描信号由示波器的时基电路提供，横轴是时间轴，在X-Y工作模式下，扫描信号由锯齿波发生器提供，横轴是电压轴，电压传输特性曲线在中的一个与非门，A接+5V，BVi，YVoVoVi1Vi。ViVOH、VOL、Vth4-2-74-2-8数方法：在X-Y格式下，示波器的光标功能失效，只能用“格数（被测信号波形中的点与，VOL=2（th=N（灵敏度指示值（伏/格，如图4-2-8所示。*（5（1）TTLIcc4-2-974LS00，在+5V电源与芯片的工作电源脚（14脚）之间接入毫安表，量程选20mA档，观察并记录Icc的值。4-2-9测量Icc74LS00274LS002档，门的另一输入端悬空，如图4-2-10所示，观察并记录IIL4-2-10测量IIL3）低电平输出电流（灌电流）IOL在芯片74LS00其两个输入端悬空，如图4-2-11所示，调节电位器的触头，使电压表的读数为0.4V，然后关掉电源，断开M、N，测量R 的电阻值R1，按IOL=4.6V/R1计算出IOL的值，该门的扇出系数N=IOL/IIL4-2-11IOL*1)（选做）用图形输入法对两个输入端的与非门（NAND2）QuartusII*2)（选做）然后下载到实验板上的EPM240芯片中，参照上述与非门的逻辑功能测试方（AND2（OR2分别进行实验，要求同“14-2-125（2）.6（2）.6（6）如何使用若干个四输入与非门YABCD实现YAB入或非门YABCD实现YAB四输入与非门、或非门原理图见图4-2-134-2-13（7）(选做)CMOS（8（（9（（10（（11（4-2-144.2组合逻辑4.2.1译码器和数据选择器的功能测4.2组合逻辑4.2.1译码器和数据选择器的功能测试及应用123VC9807ACD4511220Ω4（1）.74LS1381）分别接电平开关，译码输出端Y0Y7，分别接指示灯，如图4.124-2-174LS138A0、A1、A23）.用译码器74LS138实现数据分配功能S14-2-274LS138译码功能测CMOSCD4511LED4-2-3BCDR（220Ω）D、C、B、1010～11112）熄灭控制端BI、测试端LTC、B、A4.14电路中，D、C、B2）熄灭控制端BI、测试端LTC、B、A4.14电路中，D、C、B、ABCDCD4518Q4、Q3、Q2、是否与D、C、B、A的输入有关？1）74LS1534-2-4D3、D2、D1、D00A1、A000D0置逻1，观察指示灯所指示输出端Q的状态与D0是否一致，拨动电平开关，改变D1、D2D3逻辑值时，Q状态是否改变。然后使A2、A0分别置成01，10，11情况下，重复上述过程，观察Q的状态，并把测试结果归纳后填入表4-2-1。4-2-174LS1534-2-474LS1533Q1Q2Q通过三个与非门（74LS00）4-2-58选一数据选择器，Q0～Q7，1E、A1、A0000～111状态，选择相应的输入端数据，仿照的方法进行测试，把结果填入表4-2-2EQ0000010100111φφ4-2-284-2-574LS1538选—（4）CPLDEPM240重新实现上述实验内5（2）4-2-284-2-574LS1538选—（4）CPLDEPM240重新实现上述实验内5（2）74LS138（3）4-2-3中电阻RQ0000010100111001011101114.2.2裁判表决14.2.2裁判表决1（2）.（3）.23TDS2002（3）.VC9807A4A、B、C三名裁判，A为主裁判，B、C为副裁判，当主裁判和一名或一名以上的副裁判认为运动员动作合格时，输出端Y为逻辑1，X为逻辑0，此时绿灯亮，红灯灭，蜂鸣器发出声音，否则Y为逻辑0，X为逻辑1，绿灯灭，红灯亮，蜂鸣器不发出声音。该电路有三个输入变量A、B、C，两个输出量Y和X，Y和X端分别接绿灯和红灯，由题意可列出YX与变量A、B、C的真值通过化简得到YX的逻辑式。根5CPLD芯片Y同时接到绿色指示灯和蜂鸣器，X64.2.3码制转换电路的2熟练掌握QuartusII开发环境设计简单数字系统的方法TDS2002VC9807ADSO252164设计一个BCD码转换为余3码的转换电路，其转换表见表4.2.3码制转换电路的2熟练掌握QuartusII开发环境设计简单数字系统的方法TDS2002VC9807ADSO252164设计一个BCD码转换为余3码的转换电路，其转换表见表4-2-3，要求电路用4-2-4-2-347428300000011000101000010010100110110010001110101100001101001011110101000101110011100CPLD&MCU实验板4-2-根据表4-2-3G3、G2、G1、G05QuartusIIQuartusII完成实验电路功能仿真，认真观察波形文件中每一时刻各个变量的逻辑sofpof文件下载到实验板的EPM240T100C5对于题目一，修改实验项目的原理图文件，调用BCD—十进制计数器74160，按照图Y04-2-3。CP改接逻辑实验箱1KHz脉冲信号，启动虚拟仪器DSO25216，使用其逻辑分析仪同时测量D3、D2、D1、D0和Y3、Y2、Y1、Y0，认真观4741614-2-8连接，CPLD&MCU实验板4-2-根据表4-2-3G3、G2、G1、G05QuartusIIQuartusII完成实验电路功能仿真，认真观察波形文件中每一时刻各个变量的逻辑sofpof文件下载到实验板的EPM240T100C5对于题目一，修改实验项目的原理图文件，调用BCD—十进制计数器74160，按照图Y04-2-3。CP改接逻辑实验箱1KHz脉冲信号，启动虚拟仪器DSO25216，使用其逻辑分析仪同时测量D3、D2、D1、D0和Y3、Y2、Y1、Y0，认真观4741614-2-8连接，CP2HzD3、D2、D1、D0Y3、Y2、Y1、Y0的状态变化规律是否符合表4-2-4。CP改接逻辑实验箱1KHz脉冲信号，启动虚拟仪器000000000001000100100011001100100100011001010111011001010111010010001100100111011010111110111110110010101101101111101001111110004-2-64-2-864-2-64-2-86（1）.7QuartusII4BCD374160的触发脉冲设定为2mS，则仿真结束时间（EndTime）至少多少毫秒？clk（5（4.2.4优先报警电路的12（1）.TDS200244.2.4优先报警电路的12（1）.TDS20024一般病号。其中任一类对象输入信号时，指示灯Y0都会亮，如果四类对象同时输入信号Y0、Y1、Y24-2-5所示，4-2-5I0、I1、I2、I31，没有报警则为逻0，报警指示Y0、Y1、Y2为输出变量，亮为逻辑1，灭为逻辑0，列出该报警装置的真值6根据实验原理图，采用通用集成芯片和CPLDEPM240灭灭灭ΦΦΦ亮亮亮ΦΦ亮亮灭Φ亮灭亮亮灭灭I0、I1I0、I1、I2、I3Y0、Y1、Y2接指示灯。拨动电平开关,74.2.5循环码转换为BCD码的转换电路的4.2.5循环码转换为BCD码的转换电路的设计及其显示电路2VC9807A（1）设计题目：设计一个循环码转换为BCD并通过BCD动数码管显示相应的十进制数0、1、2、3、4、5、6、7、8、9。即当输入代表十进制的四位循环码G3、G2、G1、G0时，能立即转换为4-2-9BCD码，从而驱动数码管显示相应的十进制数。换电路的输出BCD码D3、D2、D1、D0的逻辑表达式，化简后，画出实验原理图。CPLDEPM240两种方式实现，按设计电路D1、D08、4、2、1，4-2-7BCD000000000001000100110010001000110110010001110101010101100100011114-2-7BCD000000000001000100110010001000110110010001110101010101100100011111001000110110014.2.6发电机控制电路的设计4.2.6发电机控制电路的设计2（4）.TDS2002VC9807A4（1）A、B、CXYYXX就能满足要求；如果两个车间YXY都应全部启动。请用两个异或门和三个与非门设计控制发电机X和Y启动的控制电路。XY5实验电路A、B、三个输入端分别接到逻辑实验器三个电平开关，输出端输入代表车间所有开工情况的8和Y分别接两个指示灯。拨动电平开关，使A、B、000～111A、B、CX、Y（3）74161、、C、、4-2-10设P连接到S－1Y”Fout”1KH，0、1、2和、Y端的波形。8个CP周期，并且各路波形彼此要同步。所4-2-10同步信号的选择：一般选择系统中频率最低的信号作为同步信号，本题目中比如系统中Q2的频率最低，应选择它来作为同步信号。示波器的调节：首先，触发源的选择：在示波器“触发菜单TRIGMANU4-2-10同步信号的选择：一般选择系统中频率最低的信号作为同步信号，本题目中比如系统中Q2的频率最低，应选择它来作为同步信号。示波器的调节：首先，触发源的选择：在示波器“触发菜单TRIGMANU中的“信源”选项设为同步信号Q2连接的（若Q2连接CH1通道信源”设为CH1），CLK同时接到另一个通道观测，若此时波形显示不稳定，则调节“触发电平旋钮DSO252166CLK、Q0、Q1、Q2、X、Y六路波形，在逻辑分析仪波形显示界面中观察六路波形在每个时刻的逻辑6用QuartusII对设计实验电路进行波形仿真，验证设计是否符合题目要求7（1）274LS0074LS86实现YACBCABC将YABCD转化为YABCD74LS003本实验的动态逻辑功能测试中能否用Q0作为同步信号？记录的结果会出现什么问（4.2.7组合电路中的竞争与冒险的研究4.2.7组合电路中的竞争与冒险的研究23（1）.TDS2002（2）.DLBS－1Y（3）.VC9807A44-2-11A、B、C、D接电平开关，FDF的状态。0000∽1111共16种组合电平，观察并列表记录A、B、C4-2-11在图4-2-11中B和C图4-2-12100KHz的方波信号，写出F的逻辑表达式，分析F的逻辑功能，并用示波器观察和描绘AFF4-2-12A、B、C、D接电平开关，FD与F的状态。 FFAF端的波形，此时F是否有冒险现象？（6）CD4011四个与非门实现逻辑函数FAA实验原理图，当（6）CD4011四个与非门实现逻辑函数FAA实验原理图，当A输入100KHz的方波信号时，用示波器观察和描绘A和F端的波A1KHz（7）74LS00四个与非门实现逻辑函数FAA实验原理图，当A输入100KHz的方波信号时，用示波器观察和描绘A和F端的波A1KHz四个与非门和争与冒险现象A输入100KHz的方波信号时，用示波器观察和描绘A和F端的波形，A1KHz5分析实验内容“6”和“7”冒险点持续的时间长度与传输时间的关系，它们的最低的电平值是否达到它们的门槛电平。如果它们是系统中的一部分，是否对系统的稳定性有（5）.有一个按FACDACDABBC表达式实现的组合电路，A、B、C、DB、C、D处于什么逻辑状态时，AFA、B、D处于什么状态时，CF4.2.8共阳数码管显示1.4.2.8共阳数码管显示1.23TDS2002VC9807A44-2-130～9简要提示：四位共阳数码管结构如图4-2-14所示，左边图是每位的结构，右边图是I/O口，BCD选通信号，使译码器的输出驱动相应的4-2-14EPM24074160的8Hz，32Hz，128Hz，1024Hz，2048Hz4-2-144-2-144-2-144-2-14（3）42424-2-4-2-83线－87413816线译码器加相应的门构成实验电路，或使全部使用逻辑门进行设计，用EPM240实现之。7416156（2（4-2-94-2-3线－87413816线译码器加相应的门构成实验电路，或使全部使用逻辑门进行设计，用EPM240实现之。7416156（2（4-2-94-2-10123212343234543456545676567876789878909890190124.3时序逻辑电路4.3.1触发器的测试及其应用RS2TDS-2002数字双踪示波DLBS-1YVC9807A4.3时序逻辑电路4.3.1触发器的测试及其应用RS2TDS-2002数字双踪示波DLBS-1YVC9807A474LS004-3-1R-S触发器，其中R、S分别接电平开关，Q、Q4—7中R、S观察并记录R、SQ、Q4-3-1RS4-3-1RS4-3-1中R、SP4-3-2RSQQ011011004-3-2RS（2）D4-3-2RS（2）D1）4-3-3RS4-3-4D端接电平开关1端PRE0端接+5VCLK接单步脉冲开关，输出端Q接指示灯，拨动电平开关，使D分别为逻辑01状态下CLKQ端的Qn和Qn1D的上升沿还是下降沿触发，把结果填入表4-3-24-3-2D4-3-4D2)DQCLK2CLK1HzCLKQ2CLK闪两下，Q闪一下。接CLK1KHzCLKQ端的波。分析波形4-3-5用DD001101（3）J-K+5V，J、K端分别接电平开关，CLK接单步脉冲开关，Q4-3-3J、和Qn的状态，观察每次按动单步脉冲开关时，Q4-3-3J-K（3）J-K+5V，J、K端分别接电平开关，CLK接单步脉冲开关，Q4-3-3J、和Qn的状态，观察每次按动单步脉冲开关时，Q4-3-3J-K4-3-6J-K(2)4-3-6中J、K端接+5V，CLK1KHz4.-3-7CLKQ4-3-7JK（4）3J-K4-3-8接线，由于触发器的触发脉冲是由低一位的输出来提供，计数器中每一个触Q1CP端接单步脉冲开关，按动开关，观察Q1、Q2、Q3的状态，列表记录，接着，在最低位Q1CP端接入1KHz方图4-3- J-K触发器构成三位二进制异步计数JK000001010011100101110111（5）.（5）.3J-K先，CP端接单步脉冲开关，按动开关，观察Q1、Q2、Q3的状态，列表记录，接着，在CP1KHzCPQ1、Q2、Q3端的波形，本实验内EPM240图4-3- J-K触发器构成三位二进制同步计数5．.4-3-94.3.2四人智力抢答4.3.2四人智力抢答TDS-2002数字双踪示波DLBS-1YVC9807A74LS74，双J-K4K5（1）4-3-10J-K触发器驱动四只灯和编号的Q1、Q2、Q3、Q44J-K构成的输出电路的输入端CP1~CP4端均为高电平，当其中一个开关抢先动作时，与之CPLD&MCUEPM240芯片实现控制电路和译码电路，显示用共阳数004-3-104-3-104.3.3时序逻辑器件功能测试及其简单应用4.3.3时序逻辑器件功能测试及其简单应用2TDS－2002DLBS－1VC9807A74LS16174LS194BCD4（1）.1）8421BCDCPA1HZQD、QC、QB、1KHZQD、QC、QB、QA4-3-1174LS908421BCD2）5421BCDQD、QC、QB5421BCD4-3-1274LS905421BCD4-3-1274LS905421BCD3）5.（1（2）图4-3- 4-3-149（2）.74LS1611）A悬空，用指示灯观察并列表记录QD、QC、QB、QA的状态变化，验证计数功能。4-3-1574LS1612）3）3）D3、D2、D1、D01、0、0、1Q3、Q2、Q1、4）00是否与CPQ3、Q2、Q1、Q0EPM240实现。4-3-164-3-17是采用置位法接成的六进制的电路，N=16-n，nn10N=6D3、D2、D1、D0Q3、Q2、Q1、Q0EPM2401HZ4-3-17实验原理图，讲述每种计数器的工作过程，逻辑电路用EPM240实现。1）实验原理图，讲述每种计数器的工作过程，逻辑电路用EPM240实现。1）1HZ波信号，用指示灯观察并记录1Q3、1Q2、1Q1、1Q0的状态，验证十进制计数功能。接着在CP1A1KHZ信号，观察并描绘CP1A，1Q3、1Q2、1Q1、1Q04-3-182）4-3-194-3-19计数时，把CP1A1Q3、1Q2、1Q1、1Q03）4）NCD4518（4）.74LS1941）RD、S0、S11，D3、D2、D1、D04-3-2074LS1942）4-3-20中，先将RD004-3-2074LS1942）4-3-20中，先将RD00。然后拨动电平开关，将RD、S0、Q3、Q2、Q1、Q0的状态，验证其右移功能。3）4-3-20中，先将RD00。然后拨动电平开关，将RD、S1、Q3、Q2、Q1、Q0的状态，验证其左移功能。4）次，用指示灯观察并列表记录每次的Q3、Q2、Q1、Q0的状态，验证其保持功能。54.3.4简易交通灯控制电路4.3.4简易交通灯控制电路的设计23TD--2002数字双踪示波DLBS－1（3）.VC9807A41）题目要求：在某交叉路口的南北方向设置有红灯（A1、黄灯（B1、绿灯（C12交通规则，上述信号灯应按图4.45流程循环。试用三个J-K触发器和与非门设计一个三位4.456个与非门和3J-K4-3-212）根据题意可得2）根据题意可得整体电路框图如图4-3-22所示。其中Q3、Q2、Q1与信号灯的关系应如表4-3-4所示（表中信号灯“1”表示亮，“0”表示灭J-K触发器的状态方程，图4-3- 4-3-41）题目要求：在某交叉路口的南北方向设置有红灯（A1、黄灯（B1、绿灯（C12214-3-23流程循环。试用EPM2404-3-232）4-3-232）根据题意可得整体电路框图如图4-3-24所示。其中Q3、Q2、Q1与信号灯的关系应如表4-3-5所示，计数器为六进制，设计方法与题目一相同；从表中列出控制电路的输出表达式EPM240型不作限制，只要QuartorII图4-3- 4-3-5题目要求：在设计题目二的基础上，实现两路口灯电亮时间倒计时显示，每个方向各用一个数码管显示，如南北向的数码管在红灯亮时显示3、2题目要求：在设计题目二的基础上，实现两路口灯电亮时间倒计时显示，每个方向各用一个数码管显示，如南北向的数码管在红灯亮时显示3、2、1，接着在绿灯亮时显示、2、1，最后在黄灯亮时显示1，同时，东西方向的数码管在绿灯亮时显示2、1，接着在红灯亮3、2、11，如此不停地循环重复。这部分电路与设计题目二一起都用EMP240实现。数码管用DLBS-1逻辑实验箱上带译码的一位共阳数码管。简要提示：根据题目要求，可以得到整体电路的框图如图4-3-25所示，又根据BCD码与显示字符的关系，可以把计数器每个状态转换为对应的BCD码，南北向的真值表如表4-3-6D、C、B、ABCD码经过实验箱内置共阴译码器7448译码，就可以驱动共阴数码管，同理，东西向的真值表如表4-3-4-3-254-3-64-3-75EPM2405EPM240lkHzCPCP、Q1、Q2、Q3A1、B1、C1（A2、B2、C2）的波形，熟练掌握使用双综示波器测量多路系统波形的方法。注意描绘波形总的时间长度，并且各路波形要同步。用DSO25216虚拟仪器观察波形，与使用示波器描绘的波形CP1Hz632进制同步加法计数器，写出完整化简过程，列出驱动方1）1Hz方波信号作电路的时钟输入脉冲时，CP与各信号灯发亮情况7（（3）CP1KHz（4.3.5彩灯流水电路的4.3.5彩灯流水电路的23TD--2002数字双踪示波DLBS－1VC9807A74LS90，2－16485CPLD&MCUEPM240实现，电路可分别用如下几个方案进行（1）用一片十进制计数器(74LS90)接成八进制计数器和3/8线译码器(74LS138)器(74LS138)实现。(74LS138)6．实验步骤(自拟78如果本设计题改为：8只灯七暗一亮，且这一亮灯按一定节拍循环右移，电路该如何现代城市有各种复杂的、变化异彩的彩灯图案(的、有上移的、有下移的)4.3.61（2）.24.3.61（2）.2TD--2002数字双踪示波DLBS－1VC9807A4设计一个四路彩灯循环系统。彩灯显示程序由三个节拍组成，第一节拍时四路输出11234输出依次为0，即从而使第4路彩灯先暗，接着第3、第2、第1路彩灯变暗时1410441.2.4125（1）4-3-26CPLD&MCUEPM2404-3-26（2）.4-3-26D触发器(7474)或J-K触发器(7473)77（24.49874LS1614.4脉冲电4.4.1集成器件脉冲4.4脉冲电4.4.1集成器件脉冲1掌握5552555TDS-2002双踪数字示波DLBS－1VC9807A4.（1）5551）4-4-1VC、VOVC4-4-1555（2）5551）4-4-2（2）5551）4-4-2Vi、VC、VO各波形的实际测量参数，注意各波形要同步VC2100Hz方波、＋5VVi、VC、VO4-4-25554-4-3Vi、Vo1Vo的波形，并在坐标平面上标上各4-4-3CMOS5前应该分别在“通道1”和“通道2”设置菜单中的“”设定为“”，“探头”设定为“1×”，然后调出光标进行测量，注意在必须因此在测的选，测量超过两路信号时注意各信号间的同步关系。另外，要在坐标平面上描绘波形，只要测量出波形上的特征点的两个参（t信号间的同步关系。另外，要在坐标平面上描绘波形，只要测量出波形上的特征点的两个参（t，v，然后把这些特征点连线，得到示意图就可以了。6（1）VoVo的脉VCVo7输出1KHz脉冲波，应调节什么参数？实验（1）5脚接入＋2V直流电压，VcVo555R1R2调反，CVo频55512K6.8KC和C1调反，