第1章-微型计算机基础

80x86微处理器第1章微型计算机基础1.3微处理器飞速发展8038680486奔腾奔腾2代奔腾4代802868086奔腾3代IA-64(安腾)40041971年1978年1983年1985年1989年1993年1997年1999年2000年双核2006年2001年5内部总线16位8位队列总线总线控制逻辑

地址加法器20位地址总线

16位（8位）数据总线总线接口单元BIU123456指令队列CSDSSSES80888086IP暂存器总线EU控制单元ALU暂存器标志寄存器执行单元EU通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISI8086/8088结构图MOVAX，0064H ;B86400（机器码）ADDAX，0100H;050001MOV[2000H]，AX;A30020假设CS=1000H，IP=0100H，DS=1492HPentiumCPU结构框图（1）总线接口单元包括64位数据线、32位地址线和众多的信号线。Pentium微处理器与外部交换数据可以是64位还可以是32位、16位或者8位。1.3.5Pentium（2）分段单元和分页单元分段单元将程序提供的逻辑地址转换为线性地址，分页单元将线性地址转换为物理地址。分页支持虚拟存储器环境。1.3.5Pentium（3）U流水线和V流水线

Pentium采用两条流水线，这两条流水线都拥有自己的算术逻辑单元ALU、地址生成电路和数据Cache的接口。这种双流水线结构允许Pentium可以一次执行两条指令，每条流水线中执行一条。（4）指令Cache和数据Cache

在Pentium中，指令Cache和数据Cache两者分开，从而减少了指令预取和数据存取操作之间可能发生的冲突，并可提高命中率。Pentium的数据Cache有两个接口，分别与U和V两条流水线相连，以便同时和两条流水线交换数据。1.3.5Pentium（5）指令预取单元、指令译码单元和控制ROM

指令预取单元从指令Cache中预先取指令，每次取两条指令。如果是简单指令，通过指令译码单元译码后，将两条指令分别送到U流水线和V流水线执行。如果是复杂指令，通过控制ROM将其转换成对应的一系列微指令，再送到U流水线和V流水线执行。复杂指令对应的微指令存放在控制ROM中。微指令是微处理器能够直接执行的指令，，它的长度是固定的，因此很容易在流水线中进行处理。1.3.5Pentium（6）控制单元

控制单元的功能是通过对来自指令译码单元和和控制ROM中微程序的解析，控制U流水线、V流水线和浮点处理单元的正常运行。（7）分支转移目标缓冲器

分支转移目标缓冲器在遇到分支转移指令时用来预测转移是否发生，并据此为分支指令处的指令提供预取地址。（8）浮点处理单元浮点处理单元主要用于浮点运算，使得浮点运算的速度得到提高。1.3.5Pentium

1.3.5Pentium2.Pentium微处理器的先进技术(1)超标量流水线(2)分支转移的动态预测(3)独立的指令Cache和数据Cache(4)重新设计的浮点单元Pentium结构的特点超标量流水线超标量流水线是Pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自己的ALU、地址生成电路和与数据cache的接口。每一条流水线分为5段，即指令预取（PF）、指令译码（D1）、地址生成（D2）、指令执行（EX）和回写（WB）。Pentium结构的特点分支预测Pentium提供了的一个称为转移目标缓冲器（BTB：BranchTargetBuffer）的小容量的cache来动态地预测程序的分支操作。当一条指令导致程序分支时，BTB记忆住这条指令及其分支目标地址，并利用这些信息预测该条指令再次发生分支时的路径，预先从该处预取。Pentium结构的特点分离的指令和数据cache分立的指令和数据cache是对Pentium超标量结构的有力支持。它不仅使指令预取和数据读写能无冲突地同时完成，而且可同时与U，V两条流水线分别交换数据。Pentium结构的特点重新设计的浮点部件Pentium也将浮点运算器包含于芯片内，但Pentium的浮点运算部件重新设计了，执行过程是分为8段的流水线。浮点部件内有浮点专用的加法器、乘法器和除法器，有8个80位寄存器组成的寄存器堆，内部的数据总线为80位宽。第1章微型计算机基础

80x86的寄存器1.48个通用寄存器2个控制寄存器4个段寄存器1.4.18086/8088的寄存器状态标志包括6位：CF、PF、AF、ZF、SF、OF38H+6AH00111000+0110101010100010CF=0PF=0;奇数个1AF=1ZF=0SF=1OF=1控制标志：IF、DF、TF题18086中CS和IP的内容表示的是（B）

A.当前正在执行的指令的地址

B.下一条将要取出的指令的地址

C.指令队列中最后一条指令的地址

D.可执行代码的长度

题2

标志寄存器的标志位ZF＝1表示运算结果（A）

A.为零

B.为负

C.溢出

D.有进位

题3

若标志寄存器的奇偶标志位PF置“1”反映操作结果的低8位（C）

A.是偶数

B.是奇数

C.中”1”的个数为偶数

D.

中”1”的个数为奇数题4

在8086/8088的通用寄存器AX、BX、CX、DX中，用作存储器间址的寄存器为

BX

；用作I/O端口间址的寄存器为

DX

；用作循环控制指令(LOOP)的寄存器为

CX

。题58086/8088CPU由两个独立的工作单元组成,

它们是

和

EU，BIU

题68086/8088CPU有

条地址线，可用于存贮器寻址的范围是

20，1MB题7

8086/8088CPU中指令指针IP中存放的是（

）。

A．指令

B．指令地址

C．操作数

D．操作数地址B

题8

在下列指令中，源操作数所在逻辑段的段地址分别由寄存器（DS），（SS），（ES）提供

(1)AND

CX,

[2000H]

(2)SBB

AL,[BP+0330H]

(3)XOR

AX,ES:[BX+SI]

1.4.5Pentium的寄存器1.基本寄存器

（1）通用寄存器EAX,EBX,ECX,EDX,ESP,EBP,ESI,EDI，32位AX、BX、CX、DX、SP、BP、SI、DI，16位AH、AL、BH、BL、CH、CL、DH、DL，

８位1.4.5Pentium的寄存器1.基本寄存器

（2）指令指示器EIPEIP是32位的寄存器，它用来存放下一条要执行指令的偏移地址低16位即是8086的指令指示器IP，可单独使用微处理器工作于保护方式下时，EIP是32位的寄存器；工作于实地址方式下时，EIP就是16位的指令指示器IP。1.4.5Pentium的寄存器

（3）标志寄存器EFLAGS1.4.5Pentium的寄存器

（4）段寄存器

6个16位段寄存器：CS、SS、DS、ES、FS、GS。在实地址方式，段寄存器用来存放段的起始地址的高16位地址；CS→代码段、SS→堆栈段、DS→数据段，ES、FS和GS→附加数据段。在虚地址保护方式，段寄存器中存放的是选择字，选择字如下图所示。CS

、SS、DS中的描述符索引分别指向当前代码段、堆栈段和数据段对应的段描述符，ES、FS和GS中的描述符索引指向当前3个附加数据段对应的段描述符，由此可以找到当前各个段的段基址。1.4.5Pentium的寄存器

2.系统寄存器（1）系统地址寄存器GDTR：48位，其中高32位是全局描述符表GDT的线性基地址，低16位是GDT的界限IDTR：48位，其中高32位是中断描述符表IDT的线性基地址，低16位是IDT的界限LDTR：16位，用来存放描述符索引，据此可在全局描述符表GDT中检索到局部描述符表LDT对应的描述符TR：16位，用来存放描述符索引，据此可在全局描述符表GDT中检索到任务状态段TSS对应的描述符1.4.5Pentium的寄存器

（2）控制寄存器CR0：用来保存系统的标志，CR0的低位字是机器状态字MSW（machinestatusword）1.4.5Pentium的寄存器

CR2和CR3：是两个用于存储器管理的地址寄存器。在分页操作时，如果出现异常，CR2中则会保存异常处的32位线性地址。CR3的前20位保存着页目录表的基地址，CR3的D3位和D4位用来对外部Cache进行控制。

CR4：只用了最低7位，所用位的定义如下图所示。

1.4.5Pentium的寄存器

（3）调试寄存器

8个调试寄存器是DR0～DR7主要用来设置程序的断点和程序调试DR0～DR3：保存4个断点的线性地址DR4和DR5：Intel公司保留DR6：调试状态寄存器，在调试过程中用来报告断点处的状况DR7：配合设置的断点控制寄存器，用来设置控制标志，控制断点的设置、设置条件、断点地址的有效范围以及是否进入异常中断等

(4)测试寄存器

Pentium有18个测试寄存器，用寄存器号00H～14H来表示，其中有3个号未使用。每个测试寄存器有一个特定的测试功能。

Pentium有专用的读/写指令来访问这些测试寄存器。

1.4.5Pentium的寄存器

3.浮点寄存器（1）数据寄存器数据寄存器有8个，它们是R0～R7。每个寄存器有80位，80位的浮点数中1位为符号位、15位为阶码、64位为尾数（2）标记字寄存器标记字寄存器是1个16位的寄存器，每2位为1个标记，共8个标记，分别指示8个数据寄存器的状态。1.4.5Pentium的寄存器

（3）状态寄存器

16位的寄存器,用来指示浮点处理单元的当前状态1.4.5Pentium的寄存器

（