EDA技术-VHDL版期末试卷(含答案)_第1页
EDA技术-VHDL版期末试卷(含答案)_第2页
EDA技术-VHDL版期末试卷(含答案)_第3页
EDA技术-VHDL版期末试卷(含答案)_第4页
EDA技术-VHDL版期末试卷(含答案)_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

B．Altera是世界上最大的可编程逻辑器件供应商之一新换代新产品A．ispLSI系列器件B．MAX系列器件A．信号是描述硬件系统的基本数据对象，它的性质类似于连接线B．信号的定义范围是结构体、进程C．除了没有方向说明以外，信号与实体的端口概念是一致的D．在进程中不能将变量列入敏感信号列表中A．Moore型状态机其输出是当前状态和所有输入的函数D．以上都不对理的描述中，正确的是C。A．CPLD即是现场可编程逻辑器件的英文简称B．CPLD是基于查找表结构的可编程逻辑器件A．综合就是把抽象设计层次中的一种表示转化成另一种表示的过程结构相映射的网表文件C．为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综射过程，并且这种映射关系是唯一的（即综合结果是唯一的）9．嵌套使用IF语句，其综合结果可实现A。A．带优先级且条件相与的逻辑电路B．条件相或的逻辑电路C．三态控制电路D．双向控制电路10．在VHDL语言中，下列对时钟边沿检测描述中，错误的是D。C．ifclk’eventandclk=‘0’thenD．ifclk’stableandnotclA．原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试B．原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试D．原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试的描述中，正确的是A。成后，等待下一次进程启动B．敏感信号参数表中，应列出进程中使用的所有输入信号C．进程由说明部分、结构体部分、和敏感信号参数表三部分组成D．当前进程中声明的变量也可用于其他进程C．元件例化语句D．WHEN„ELSE„语句库D与结构体两部分，结构体描述D。A．器件外部特性B．器件的综合约束C．器件外部特性与内部功能D．器件的内部功能1．CPLD：复杂可编程逻辑器件2．ASIC：专用集成电路4．EDA：电子设计自动化三、程序填空题（20分）整LIBRARYIEEE;ARCHITECTUREbhvOFIFCLK'EVENTANDCLK='1'thenSHI1<=SHI1+1;3USEIEEE.STD_LOSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0)其它/1001其它/0000其它/1001其它/1100其它/1111其它/1111SIGNALcurrent_state,next_state:state_type;ELSIFclk='1'ANDccurrent_state<=next_st

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论