数字电子技术教案word版

学习好资料欢迎下载学习好资料欢迎下载学习好资料欢迎下载第一章数字逻辑概论一、实施时间：第1-2周二、实施对象：电信、应物、电气三、编写时间：1.5四、课时数：6学时五．目的要求：（一）教学目的与要求：1、掌握常见的数制（如：十进制、二进制、八进制、十六进制）及其之间的相互转换；2、掌握常见的代码（如：8421码、余三码、循环码）以及数制与代码之间的相互转换。3、掌握二值逻辑变量与基本逻辑运算和逻辑函数及其表示方法（如：真值表、逻辑函数表达式、卡诺图、逻辑电路图、波形图）及其之间的相互转换。4、掌握基本逻辑运算与、或、非。5、掌握二进制数（包括正、负二进制数）的表示和补码、反码的运算。六、主要内容：1、常见的代码（如：8421码、余三码、循环码）以及数制与代码之间的相互转换。2、掌握二值逻辑变量与基本逻辑运算和逻辑函数及其表示方法及其之间的相互转换。3、掌握二进制数（包括正、负二进制数）的表示和补码、反码的运算。七、本章重点和难点：1、重点：（1）常见的代码（如：8421码、余三码、循环码、余三循环码）。（2）数制与代码之间的相互转换，二值逻辑变量与基本逻辑运算和逻辑函数及其表示方法。2、难点：二进制数（包括正、负二进制数）的表示法和补码的运算。第一节数制与编码一、实施时间：第1周二、实施对象：电信、应物、电气三、编写时间：1.5四、课时数：4学时五．目的要求：1、掌握常见的数制（如：十进制、二进制、八进制、十六进制）及其之间的相互转换；2、掌握常见的代码（如：8421码、余三码、循环码）以及数制与代码之间的相互转换。六、主要内容：1、十进制、二进制、八进制、十六进制及其之间的相互转换；2、二进制正负数的表示及运算。3、8421码、余三码、循环码以及数制与代码之间的相互转换。七、教学重点和难点：8421码、余三码、循环码以及数制与代码之间的相互转换。一、数制1、十进制（Decimal）基数：由0~9十个数码组成，基数为10。位权：10的幂10210110010-110-210-3计数规律：下标下标D表示十进制例：(652.5)D=6´102+5´101+2´100+5´10-1权位置计数法权位置计数法任意一个十进制数，都可按其权位展成多项式的形式。(N)D=(Kn-1¼K1K0.K-1¼K-m)D=Kn-110n-1+¼+K1101+K0100+K-110-1+¼+K-m10-m2、任意R进制只由0~（R-1）R个数码和小数点组成，不同数位上的数具有不同的权值Ri，基数R，逢R进一。任意一个R进制数，都可按其权位展成多项式的形式。(N)R=(Kn-1¼K1K0.K-1¼K-m)R=Kn-1Rn-1+¼+K1R1+K0R0+K-1R-1+¼+K-mR-m表1常用数制对照表十进制二进制八进制十六进制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F二、不同数制之间的转换（因学生已在计算机文化课程中学过，不详讲，但出题可能要出，布置学生复习即可）1、二进制转换成十进制利用二进制数的按权展开式，可以将任意一个二进制数转换成相应的十进制数。2、十进制转换成二进制（1）整数部分的转换除基取余法：用目标数制的基数（R=2）去除十进制数，第一次相除所得余数为目的数的最低位K0，将所得商再除以基数，反复执行上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。（2）小数部分的转换乘基取整法：小数乘以目标数制的基数（R=2），第一次相乘结果的整数部分为目的数的最高位K-1，将其小数部分再乘基数依次记下整数部分，反复进行下去，直到小数部分为“0”，或满足要求的精度为止（即根据设备字长限制，取有限位的近似值）。3、二进制与十六进制之间的转换从小数点开始，将二进制数的整数和小数部分每4位分为一组，不足四位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的十六进制码替代，即得目的数。4、二进制与八进制之间的转换从小数点开始，将二进制数的整数和小数部分每3位分为一组，不足三位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的八进制码替代，即得目的数。三、二进制正负数的表示及运算1、二进制原码、补码及反码二进制数N的基数的补码又称为2的补码，常简称为补码，其定义为n是二进制数N整数部分的位数。例：[1010]补=24-1010=10000-1010=0110[1010.101]补=24-1010.101=10000.000-1010.101=0101.011二进制数N的降基数补码又称为1的补码，习惯上称为反码，其定义为n是二进制数N整数部分的位数，m是N的小数部分的位数。例：[1010]反=(24-20)-1010=1111-1010=0101[1010.101]反=(24-2-3)-1010.101=1111.111-1010.101=0101.010根据定义，二进制数的补码可由反码在最低有效位加1得到。即[N]补=[N]反+101001001+0000000101001010例：01001001+0000000101001010[N]反=01001001[N]补=01001010无论是补码还是反码，按定义再求补或求反一次，将还原为原码。即[[N]补]补=[N]原[[N]反]反=[N]原2、二进制正负数的表示法有原码、反码和补码三种表示方法。（1）二进制正数的原码、反码和补码:对于正数而言，三种表示法相同(P24)，即符号位为0，随后是二进制数的绝对值，也就是原码。[-25]原=11100111符号位“1”加原码[-25]反=11100111符号位“1”加反码[-25]补=11100111符号位“1”加补码（2）二进制负数的原码、反码和补码在数字电路中，用原码求两个正数M和N的减法运算电路相当复杂，但如果采用反码或补码，即可把原码的减法运算变成反码或补码的加法运算，易于电路实现。反码运算：[X1]反+[X2]反=[X1+X2]反当符号位有进位时需循环进位，即把符号位进位加到和的最低位。例：X1=0001000，X2=-0000011，求X1+X2解：[X1]反+[X2]反=[X1+X2]反[X1]反=10001000+）[X2]反=01111100100000100进位加到和的最低位。进位加到和的最低位。∴[X1]反+[X2]反=[X1+X2]反=00000101∴X1+X2=+0000101补码运算：[X1]补+[X2]补=[X1+X2]补符号位参加运算。不过不需循环进位，如有进位，自动丢弃。例：X1=-0001000，X2=0001011，求X1+X2解：[X1]补+[X2]补=[X1+X2]补[X1]补=11111000+）[X2]补=00001011100000011进位自动丢弃位。进位自动丢弃位。∴[X1]补+[X2]补=[X1+X2]补=00000011∴X1+X2=+0000011四、常用的编码编码－用文字、符号或数码表示特定对象的过程称为编码。常用的编码·二—十进制码·格雷码·校验码·字符编码1、二—十进制码（BCD码）·有权码8421BCD码用四位自然二进制码的16种组合中的前10种，来表示十进制数0~9，由高位到低位的权值为23、22、21、20，即为8、4、2、1，由此得名。此外，有权的BCD码还有2421BCD码和5421BCD码等。·无权码余三码是一种常用的无权BCD码。表2常用的BCD码十进制8421BCD码2421BCD5421BCD余三码00000000000000011100010001000101002001000100010010130011001100110110401000100010001115010110111000100060110110010011001701111101101010108100011101011101191001111111001100位权8421b3b2b1b02421b3b2b1b05421b3b2b1b0无权2、格雷码（反射循环码）和余三循环码（1）格雷码（反射循环码）：将0和1竖排，然后画一面镜子进行反射，镜上方的数前面加0，镜下方的数前面加1，如此反复进行，直至形成四位数为止，所得的16个代码就是格雷码，如表3所示。特点：（1）任意两组相邻码之间只有一位不同。注：首尾两个数码即最小数0000和最大数1000之间也符合此特点，故它可称为循环码。（2）编码还具有反射性，因此又可称其为反射码。（2）余三循环吗：将格雷码的前三个和后三个去掉分别代表十进制数的0~9十个数码。（三）校验码最常用的误差检验码是奇偶校验码，它的编码方法是在信息码组外增加一位监督码元。（四）字符编码ASCII码（P28表1.4.3A）：七位代码表示128个字符（P28表1.4.3A）96个为图形字符控制字符32个表2格雷码和余三循环吗十进制格雷码余三循环码000000010100010110200110111300100101401100100501111100601011101701001111811001110911011010101111将格雷码的前三个和后三个去掉而成。111110121010131011141001151000第二节二值逻辑变量与基本逻辑运算一、实施时间：第2周二、实施对象：电信、应物、电气三、编写时间：1.5四、课时数：2学时五．目的要求：掌握二值逻辑变量与基本逻辑运算和逻辑函数及其表示方法。六、主要内容：1、二值逻辑变量；2、基本逻辑运算；3、逻辑函数及其表示方法。七、教学重点和难点：基本逻辑运算；逻辑函数及其表示方法。一、数字信号的基本概念数字信号的特点如下：1．数字信号在时间上和数值上均是离散的。2．数字信号在电路中常表现为突变的电压或电流。

图1.1典型的数字信号二、二值数字逻辑及正、负逻辑数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0），称二值数字逻辑。有两种逻辑体制：正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。如果采用正逻辑，图1.1所示的数字电压信号就成为下图所示逻辑信号。

3、在数字电路中，输入信号是“条件”，输出信号是“结果”，因此输入、输出之间存在一定的因果关系，称其为逻辑关系。它可以用逻辑表达式、图形和真值表来描述。

三、基本逻辑运算1、与运算——只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。与逻辑举例：图1.2（a）所示,A、Ｂ是两个串联开关，L是灯，用开关控制灯亮和灭的关系如图2（b）所示。设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，则得真值表图2（c）所示图1.2与逻辑运算（a）电路图（b）真值表（c）逻辑真值表（d）逻辑符若用逻辑表达式来描述，则可写为与运算的规则为：“输入有0，输出为0；输入全1，输出为1”。数字电路中能实现与运算的电路称为与门电路，其逻辑符号如图（d）所示。与运算可以推广到多变量：……2、或运算——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。我们把这种因果关系称为或逻辑。或逻辑举例：如图1.3（a）所示，或运算的真值表如图1.3（b）所示，逻辑真值表如图1.3（c）所示。若用逻辑表达式来描述，则可写为L＝A+B或运算的规则为：“输入有1，输出为1；输入全0，输出为0”。在数字电路中能实现或运算的电路称为或门电路，其逻辑符号如图（d）所示。或运算也可以推广到多变量：……图1.3或逻辑运算（a）

电路图（b）真值表（c）逻辑真值表（d）逻辑符号3、非运算——某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。非逻辑举例：例如图1.4（a）所示的电路，当开关A闭合时，灯不亮；而当A不闭合时，灯亮。其真值表如图1.4（b）所示，逻辑真值表如图1.4（c）所示。若用逻辑表达式来描述，则可写为:图1.4非逻辑运算（a）电路图（b）真值表（c）逻辑真值表（d）逻辑符号四、其他常用逻辑运算1、与非——由与运算和非运算组合而成。图1.5与非逻辑运算（a）

逻辑真值表（b）逻辑符号2、或非——由或运算和非运算组合而成。若用逻辑表达式来描述，则可写为图1.6或非逻辑运算（a）逻辑真值表（b）逻辑符号3、异或运算：异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。

图1.7异或逻辑运算（a）逻辑真值表（b）逻辑符号异或的逻辑表达式为：。五、逻辑函数的表示方法用有限个与、或、非等逻辑运算符，应用逻辑关系将若干个逻辑变量A、B、C等连接起来，所得的表达式称为逻辑函数。一个逻辑函数有四（五）种表示方法，即真值表、函数表达式、逻辑图、波形图（和卡诺图）。例：三个人表决一件事情，结果按“少数服从多数”的原则决定。试建立该问题的逻辑函数。解：1、真值表表示法2、逻辑函数表达式2、逻辑函数表达式表示法由真值表写逻辑表达式的方法：（1）找出函数值为1的项。（2）每个函数值为1的输入变量取值组合写成一个乘积项。（3）这些乘积项作逻辑加。F=ABC+ABC+ABC+ABC3、逻辑图表示法ABC输出变量Y000000100100011110001011110111114、波形图作业：P371.2.2至1.4.2每题的第一小题，共9个小题。第二章逻辑代数一、实施时间：第3、4周二、实施对象：电信、应物、电气三、编写时间：1.8四、课时数：6学时五、目的要求：1．掌握逻辑代数的定律和运算规律。2．掌握逻辑函数的代数法化简和卡诺图化简法。六、主要内容：1．逻辑代数的定律和运算规则2．逻辑函数的代数化简法3最小项的定义与性质，逻辑函数的最小项表达式。逻辑函数的卡诺图化简法4．无关项的概念，具有无关项函数的卡诺图化简法七、本章重点和难点：1．用代数法化简逻辑函数的方法(难点)。2．逻辑函数的卡诺图化简法(难点)。第一节逻辑代数的定律和运算规则一、实施时间：第3周二、实施对象：电信、应物、电气三、编写时间：1.8四、课时数：3学时五、目的要求：掌握逻辑代数的定律和运算规律。六、主要内容：逻辑代数的定律和运算规则，逻辑函数的标准形式及最小项表达式，七、重点和难点：逻辑代数的定律和运算规则及逻辑函数的标准形式一、逻辑代数的基本公式公式的证明方法：1．用简单的公式证明略为复杂的公式。【例1】证明吸收律:证：

2．用真值表证明，即检验等式两边函数的真值表是否一致。【例2】用真值表证明反演律

二、逻辑代数的基本规则1.代入规则

对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。

例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：

2.对偶规则

将一个逻辑函数L进行下列变换：

·→＋，＋→·

0→1，1→0

所得新函数表达式叫做L的对偶式，用L`表示。对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。基本公式中的公式l和公式2就互为对偶式。3.反演规则

将一个逻辑函数L进行下列变换：

·→＋，＋→·；

0→1，1→0；

原变量→反变量，反变量→原变量。

所得新函数表达式叫做L的反函数，用表示。利用反演规则，可以非常方便地求得一个函数的反函数

【例3】求以下函数的反函数：解：

【例4】求以下函数的反函数：解：在应用反演规则求反函数时要注意以下两点：（1）保持运算的优先顺序不变，必要时加括号表明，如【例2.3】。（2）变换中，几个变量（一个以上）的公共非号保持不变，如【例2.4】。

第二节逻辑函数的化简一、实施时间：第4周二、实施对象：电信、应物、电气三、编写时间：1.8四、课时数：5学时五、目的要求：1、掌握逻辑函数的代数法化简；2、掌握逻辑函数的卡诺图化简法。六、主要内容：逻辑函数的代数法化简、逻辑函数的卡诺图化简及具有无关项的逻辑函数化简。七、重点和难点：逻辑函数的卡诺图化简一、逻辑函数式的常见形式

一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。例如：

其中，与—或表达式是逻辑函数的最基本表达形式。

二、逻辑函数的最简“与—或表达式”的标准（1）与项最少，即表达式中“+”号最少。（2）每个与项中的变量数最少，即表达式中“·”号最少。

三、用代数法化简逻辑函数1、并项法。运用公式，将两项合并为一项，消去一个变量。如

2、吸收法。运用吸收律A+AB=A，消去多余的与项。如:

3、消去法。

（4）配项法。

在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。

再举几个例子：【例1】化简逻辑函数：解：（利用）（利用A+AB=A）（利用）

【例2】化简逻辑函数：

解：（利用反演律） （利用）（利用A+AB=A）（配项法）（利用A+AB=A）

（利用）【例3】化简逻辑函数解法1：（增加冗余项）（消去1个冗余项）（再消去1个冗余项）解法2：（增加冗余项）（消去1个冗余项）（再消去1个冗余项）由上例可知，逻辑函数的化简结果不是唯一的。四、逻辑函数的卡诺图化简（一）最小项的定义与性质

（二）逻辑函数的最小项表达式

任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。

【例1】将以下逻辑函数转换成最小项表达式：解：

【例2】将下列逻辑函数转换成最小项表达式：解：

=m7+m6+m3+m5=∑m（3,5,6,7）（三）卡诺图1．相邻最小项

如果两个最小项中只有一个变量互为反变量，其余变量均相同，则称这两个最小项为逻辑相邻，简称相邻项。

例如，最小项ABC和就是相邻最小项。如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如2.卡诺图最小项的定义:

n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量逻辑函数的全部最小项共有2n个。用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项逻辑上的相邻性。3．卡诺图的结构（1）二变量卡诺图

（2）三变量卡诺图

（3）四变量卡诺图

仔细观察可以发现，卡诺图具有很强的相邻性：（1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。（2）对边相邻性,即与中心轴对称的左右两边和上下两边的小方格具有相邻性。（四）用卡诺图表示逻辑函数1．从真值表到卡诺图【例3】某逻辑函数的真值表如表(2)所示，用卡诺图表示该逻辑函数。解：该函数为三变量，先画出三变量卡诺图，然后根据真值表将8个最小项L的取值0或者1填入卡诺图中对应的8个小方格中即可。

2．从逻辑表达式到卡诺图（1）如果表达式为最小项表达式，则可直接填入卡诺图。

【例4】用卡诺图表示逻辑函数:解：（1）写成简化形式：

然后填入卡诺图：

（2）如表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入。【例4.5】用卡诺图表示逻辑函数 解：直接填入：

(五)逻辑函数的卡诺图化简法1．卡诺图化简逻辑函数的原理:（1）2个相邻的最小项结合，可以消去1个取值不同的变量而合并为l项。（2）4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。（3）8个相邻的最小项结合，可以消去3个取值不同的变量而合并为l项。

总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为l项。2．用卡诺图合并最小项的原则（画圈的原则）（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。（4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。

3．用卡诺图化简逻辑函数的步骤：（1）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据前述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式

【例6】用卡诺图化简逻辑函数：

L（A,B,C,D）=∑m（0,2,3,4,6,7,10,11,13,14,15）

解：（1）由表达式画出卡诺图。

（2）画包围圈，合并最小项，

得简化的与—或表达式:

【例4.7】用卡诺图化简逻辑函数：解：（1）由表达式画出卡诺图。（2）画包围圈合并最小项，得简化的与—或表达式:注意：图中的虚线圈是多余的，应去掉。【例8】某逻辑函数的真值表如表3所示，用卡诺图化简该逻辑函数。解：（1）由真值表画出卡诺图。（2）画包围圈合并最小项。有两种画圈的方法：图（a）所示圈法：写出表达式：图（b）所示圈法：写出表达式：

通过这个例子可以看出，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时不是唯一的。

4．卡诺图化简逻辑函数的另一种方法——圈0法【例9】已知逻辑函数的卡诺图如图所示，分别用“圈1法”和“圈0法”写出其最简与—或式。解：（1）用圈1法画包围圈，得：（2）用圈0法画包围圈，得：

(六)具有无关项的逻辑函数的化简1．无关项——在有些逻辑函数中，输入变量的某些取值组合不会出现，或者一旦出现，逻辑值可以是任意的。这样的取值组合所对应的最小项称为无关项、任意项或约束项。【例10】在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。车用L表示，车行L=1，车停L=0。列出该函数的真值。显而易见，在这个函数中，有5个最小项为无关项。带有无关项的逻辑函数的最小项表达式为：L=∑m（）+∑d（）如本例函数可写成：L=∑m（2）+∑d（0,3,5,6,7）

2．具有无关项的逻辑函数的化简化简具有无关项的逻辑函数时，要充分利用无关项可以当0也可以当1的特点，尽量扩大卡诺圈，使逻辑函数更简。如在【例10】中不考虑无关项时，表达式为：考虑无关项时，表达式为:注意:在考虑无关项时，哪些无关项当作1，哪些无关项当作0，要以尽量扩大卡诺圈、减少圈的个数，使逻辑函数更简为原则。【例4.11】某逻辑函数输入是8421BCD码，其逻辑表达式为：

L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15）

用卡诺图法化简该逻辑函数。解：（1）画出4变量卡诺图。将1、4、5、6、7、9号小方格填入1；将10、11、12、13、14、15号小方格填入×。（2）合并最小项，如图（a）所示。注意，1方格不能漏。×方格根据需要，可以圈入，也可以放弃。（3）写出逻辑函数的最简与—或表达式:如果不考虑无关项，如图（b）所示，写出表达式为：本章小结1．逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。2．可用两种方法化简逻辑函数，公式法和卡，诺图法。公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。

本章作业：P64:2.1.1（1）、（2），2.1.3（2）、（3），2.1.4（1）、（3）、（5）、（7）、（9），2.2.3（1）、（3）、（5）、（7）。第三章逻辑门电路一、实施时间：第5、6周二、实施对象：电信、应物、电气三、编写时间：1.10四、课时数：8学时五、目的、要求：1、了解晶体管的开关特性；2、理解基本逻辑门电路的组成和工作原理；3、掌握TTL与非门的工作原理，了解静态输入、输出、电压传输特性及输入端负载特性，开关特性；了解门电路的定义及分类方法；4、掌握其它TTL门（反相器、或非门、OC门、三态门）的工作原理及TTL门的改进系列；5、了解OC门的上拉电阻的计算；6、了解TG传输门的基本工作原理；六、主要内容1．TTL与非门的工作原理；2、其它TTL门（反相器、或非门、OC门、三态门）的工作原理及TTL门的改进系列；3、OC门的上拉电阻的计算；4、TG传输门的基本工作原理。七、本章重点、难点:TTL与非门的工作原理第一节基本逻辑门电路一、实施时间：第5周二、实施对象：电信、应物、电气三、编写时间：1.10四、课时数：2学时五、目的、要求：1、了解晶体管的开关特性；2、理解基本逻辑门电路的组成和工作原理。六、主要内容基本逻辑门电路的组成和工作原理。七、教学重点、难点:基本逻辑门电路的工作原理。一、二极管与门和或门电路1．与门电路2．或门电路二、三极管非门电路二极管与门和或门电路的缺点：（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。三、DTL与非门电路工作原理：（1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通，VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即：第二节TTL逻辑门电路一、实施时间：第5、6周二、实施对象：电信、应物、电气三、编写时间：1.10四、课时数：6学时五、目的、要求：1、掌握TTL与非门的工作原理，了解静态输入、输出电压传输特性及输入端负载特性，开关特性；了解门电路的定义及分类方法；2、掌握其它TTL门（反相器、或非门、OC门、三态门）的工作原理及TTL门的改进系列；3、了解OC门的上拉电阻的计算；4、了解TG传输门的基本工作原理。六、主要内容1、TTL与非门的工作原理2、TTL与非门的开关速度；门电路参数的定义及分类方法；3、TTL与非门的电压传输特性及抗干扰能力；4、TTL与非门的带负载能力；5、集成TTL与非门举例——7400；6、其它TTL门（反相器、或非门、OC门、三态门）的工作原理及TTL门的改进系列；7、OC门的上拉电阻的计算；8、TG传输门的基本工作原理。七、教学重点、难点:1、TTL与非门的工作原理；2、其它TTL门（反相器、或非门）的工作原理。一、TTL与非门的基本结构及工作原理1．TTL与非门的基本结构多发射结三极管的结构。指导读图：P97图3.2.62．TTL与非门的逻辑关系（1）输入全为高电平3.6V时。T2、T3导通，VB1=0.7×3=2.1（V），由于T3饱和导通，输出电压为：VO=VCES3≈0.3V这时T2也饱和导通，故有VC2=VE2+VCE2=1V。使T4和二极管D都截止。实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。（2）输入有低电平0.3V时。该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4≈VCC=5V，使T4和D导通，则有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。综合上述两种情况，该电路满足与非的逻辑功能，即：二、TTL与非门的开关速度1．TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。2．TTL与非门传输延迟时间tpd导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。三、TTL与非门的电压传输特性及抗干扰能力1．电压传输特性曲线：Vo=f（Vi）2．几个重要参数（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。（3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。（5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：Vth≈VOFF≈VON即Vi＜Vth，与非门关门，输出高电平；Vi＞Vth，与非门开门，输出低电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。3．抗干扰能力TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。低电平噪声容限VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高电平噪声容限VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V四、TTL与非门的带负载能力1．输入低电平电流IIL与输入高电平电流IIH

（1）输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。可以算出：产品规定IIL＜1.6mA。（2）输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。①寄生三极管效应：如图（a）所示。这时IIH=βPIB1，βP为寄生三极管的电流放大系数。②倒置的放大状态：如图（b）所示。这时IIH=βiIB1，βi为倒置放大的电流放大系数。由于βp和βi的值都远小于1，所以IIH的数值比较小，产品规定：IIH＜40uA。2．带负载能力（1）灌电流负载当驱动门输出低电平时，电流从负载门灌入驱动门。当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出:NOL称为输出低电平时的扇出系数。（2）拉电流负载。当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。产品规定IOH=0.4mA。由此可得出：NOH称为输出高电平时的扇出系数。一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。五、TTL与非门举例——74007400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。六、TTL门电路的其他类型1．非门2．或非门3．与或非门4．集电极开路门（OC门）在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。为此，专门生产了一种可以进行线与的门电路——集电极开路门。OC门主要有以下几方面的应用（1）实现线与。电路如右图所示，逻辑关系为:（2）实现电平转换。如图示，可使输出高电平变为10V。（3）用做驱动器。如图是用来驱动发光二极管的电路。OC门进行线与时，外接上拉电阻RP的选择：（1）当输出高电平时，RP不能太大。RP为最大值时要保证输出电压为VOH（min），由得：（2）当输出低电平时，RP不能太小。RP为最小值时要保证输出电压为VOL（max），由得：所以：RP（min）＜RP＜RP（max）5．三态输出门（1）三态输出门的结构及工作原理。当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。（（a）组成单向总线（2）三态门的应用三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线，实现信号的分时单向传送.（b）组成双向总线，实现信号的分时双向传送。七、TTL集成逻辑门电路系列简介1．74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。5．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。4．CMOS传输门工作原理：（设两管的开启电压VTN=|VTP|）（1）当C接高电平VDD，接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。（2）当C接低电平0V，接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。本章作业：1、定量分析P98图3.2.7TTL与非门的工作原理。2、定性分析P98图3.2.8TTL或非门的工作原理。3、定性分析P96图3.2.4TTL非门的工作原理。4、P1253.2.4第四章

组合逻辑电路

一、实施时间：第7、8、15周二、实施对象：电信、应物、电气三、编写时间：1.15四、课时数：12学时五、目的、要求：1、掌握组合逻辑电路的分析和设计方法；2、理解组合逻辑电路的竞争-冒险现象、产生原因及消除方法；3、掌握常用组合逻辑电路（如：编码器、译码器、数据分配器、数据选择器、数值比较器、加法器）的基本概念、工作原理及功能。六、主要内容1、组合逻辑电路的特点,分析方法，设计方法；2、组合逻辑电路的竞争与冒险。3、编码器的基本概念、工作原理，设计方法；4、译码器的基本概念、工作原理，设计方法；5、数据分配器和数据选择器的工作原理及应用；6、数值比较器的工作原理及应用；7、算术运算电路的工作原理及应用。七、本章重点、难点:组合逻辑电路的分析与设计。编码器和译码器的译码器的设计方法。加法器的工作原理。组合逻辑电路的分析方法组合逻辑电路的设计方法

一、实施时间：第7周二、实施对象：电信、应物、电气三、编写时间：1.15四、课时数：3学时五、目的、要求：1、了解组合逻辑电路的特点2、掌握组合逻辑电路的分析方法和设计方法六、主要内容组合逻辑电路的特点,组合逻辑电路的分析方法，设计方法。七、重点、难点:组合逻辑电路的分析与设计。一．组合逻辑电路的特点电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）……Lj=fj（A1、A2、…、Ai）

二、组合逻辑电路的分析方法分析过程一般包含4个步骤：

【例1】：组合电路如图所示，分析该电路的逻辑功能。

解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。

（2）化简与变换：

（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。

【例2】：组合电路如图，试分析其逻辑功能。解：（1）由逻辑图写出逻辑表达式(2)变换。（3）列真值表：

（4）分析逻辑可能：由表可知，若输入两个或两个以上的1（或0），输出Y为1（或0），此电路在实际应用中可作为三人表决电路。【例3】：组合电路如图，试分析其逻辑功能。

解：(1)由逻辑图写出逻辑表达式

（2）变换与化简：（3）列真值表（4）电路的逻辑功能：电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。

三.组合逻辑电路的设计方法设计过程的基本步骤：

【例1】在举重比赛中，有两名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。解：设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按为0。表示成功与否的灯为Y，合格为1，否则为0。（1）根据逻辑要求列出真值表。（2）由真值表写出表达式：ABC0100011110111

(3)化简：

Y=AB+AC（4）画出逻辑电路图：(略)【例2】：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。（1）根据逻辑要求列出真值表。(2)由真值表写逻辑表达式：

（3）变换：用与非门实现图（a）用异或门实现 图(b)

【例3】：设计一个能比较两个一位数字大小的逻辑电路。解：（1）设两个一位数分别为A,B.当A>B时，Y1=1,当A=B时，Y2=1,当A<B时，Y3=1，(2)根据题目要求，列出真值表：输入输出AB00011011001010100001（3）逻辑表达式为：===(4)由逻辑表达式画出逻辑图。AABYYY≥111&&1位数值比较器的逻辑逻辑图第三节组合逻辑电路的竞争与冒险

一、实施时间：第7周二、实施对象：电信、应物、电气三、编写时间：1.15四、课时数：1学时五、目的、要求：理解组合逻辑电路的竞争-冒险现象、产生原因及消除方法。六、主要内容组合逻辑电路的竞争-冒险现象、产生原因及消除方法七、重点、难点:竞争-冒险产生原因及消除方法。一、冒险与竞争竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后。冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。二、竞争与冒险的判断代数法：或的形式时，A变量的变化可能引起险象。卡诺图法：如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。如图所示电路的卡诺图两圈相切，故有险象。三、冒险现象的消除1.增加冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。增加冗余项可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。２.增加选通信号在可能产生冒险的门电路的输入端增加一个选通脉冲。当输入信号变换完成，进入稳态后，才启动选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。增加选通信号的方法比较简单，一般无需增加电路元件，但选通信号必须与输入信号维持严格的时间关系，因此选通信号的产生并不容易。３.输出接滤波电容由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），使输出波形上升沿和下降沿都变得比较缓慢，从而起到消除冒险现象的作用。如图P136图4.3.6所示。输出端接滤波电容方便易行，但会使输出电压波形变坏，仅适合对信号波形要求不高的场合。第四节若干典型的组合逻辑集成电路

一、实施时间：第8、15周二、实施对象：电信、应物、电气三、编写时间：1.18四、课时数：8学时五、目的、要求：掌握常用组合逻辑电路（如：编码器、译码器、数据分配器、数据选择器、数值比较器、加法器）的基本概念、工作原理及功能；译码器74138、数据选择器74151产生逻辑函数的方法。六、主要内容1、编码器的基本概念、工作原理，设计方法；2、译码器的基本概念、工作原理，设计方法；3、数据分配器和数据选择器的工作原理及应用；4、数值比较器的工作原理及应用；5、算术运算电路的工作原理及应用。七、重点、难点:1、各种常用组合逻辑电路（如：编码器、译码器、数据分配器、数据选择器、数值比较器、加法器）的工作原理；2、译码器74138、数据选择器74151产生逻辑函数的方法。一、二进制编码器：编码——将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程.能够实现编码功能的数字电路称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2n≥N（一）二进制编码器：常见的编码器有8线-3线（有8个输入端，3个输出端），16线—4线（16个输入端，4个输出端）等等。【例1】：设计一个8线-3线的编码器解：（1）确定输入输出变量个数:由题意知输入为I0～.I88个，输出为A1、A2、A3。（2）编码表见下表：（输入为高电平有效）

(3)由真值表写出各输出的逻辑表达式为：

用门电路实现逻辑电路：

（二）非二进制编码器（以二－十进制编码器为例）二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（输入10个互斥的数码，输出4位二进制代码）BCD码：常用的几种BCD码：8421码、5421码、2421码、余三码。2．10线－4线编码器【例2】：设计一个8421BCD码编码器解：输入信号I0～I9代表0～9共10个十进制信号，输出信号为Y0～Y3相应二进制代码.列编码表

逻辑表达式

画

逻辑图

（三）优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别最高的信号进行编码。【例3】电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。解：（１）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y1,Y2表示输出编码。（２）列真值表:真值表如表３所示。表3例3的真值表0001100001101××01×001Y1Y2ABC输出输入

（３）写逻辑表达式

（４）画优先编码器逻辑图如图3所示。

图3例3的优先编码逻辑图

图474LS148优先编码器（a）符号图；(b)管脚图

在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。常见的集成3位二进制优先编码器74LS148的符号和管脚图如图4：图中，～为输入信号端，是使能输入端，～是三个输出端，和是用于扩展功能的输出端。74LS148的功能如表4所示。表4优先编码器74LS148的功能表输入使能端输入输出扩展使能输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101

在表4中，输入I0～I7低电平有效，I7为最高优先级，I0为最低优先级。即只要=0，不管其他输入端是0还是1，输出只对I7编码，且对应的输出为反码有效，=000。为使能输入端,只有=0时编码器工作,=1时编码器不工作。为使能输出端。当=0允许工作时，如果～端有信号输入,=1;若～端无信号输入时，=0。扩展输出端，当=0时，只要有编码信号，就是低电平。

优先编码器74LS148的应用：74LS148编码器的应用是非常广泛的。例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。优先编码器CD4532的功能表：P140表4.4.4二、译码器（一）译码器的基本概念及工作原理译码：编码的逆过程，即将输入代码“翻译”成特定的输出信号译码器：实现译码功能的数字电路。分类:变量译码器和显示译码器。

（二）变量译码器－译出输入变量的状态1．二进制译码器：输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。常见的二进制译码器有：2线—4线译码器、3线—8线译码器、4线—16线译码器【例】：用与非门设计3线—8线译码器解：（1）列出译码表：

（2）写出各输出函数表达式：

(3)画出逻辑电路图：

2、集成译码器（1）.集成二进制译码器74LS138

A2、A1、A0为二进制译码输入端，～为译码输出端（低电平有效），G1、、为使能输入端。当G1＝1、＝＝0时，译码器处于工作状态；否则，译码器处于禁止状态。其功能表如下：

其中（２）集成8421BCD码译码器74LS42

3、译码器的应用1G1G0A74LS138G2B12AGAY1YYY2YYY73Y4560ABC100Y图1例1逻辑图&由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。【例1】试用译码器和门电路实现逻辑函数解：（1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m7=该函数有三个变量，所以选用3线—8线译码器74LS138。用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。

（2）译码器的扩展G1GG1GG2B74LS138(2)0A1A2A1GG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8

当A=0时，低位片74LS138(1)工作，对输入A3、A2、A1、A0进行译码，还原出Y0～Y7，则高位禁止工作；当A=1时，高位片74LS138(2)工作，还原出Y８～Y１５，而低位片禁止工作。（三）显示译码器：通常由译码器、驱动器和显示器等部分组成。常用的显示器有多种类型，按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。1．七段数字显示器原理ababcdefgh98762345·¤abcdefg(¡¤)hRabcdefg(¡¤)hR10gfabedc(·)h1＋VCC图2半导体显示器【（a）管脚排列图;(b)共阴极接线图;(c)共阳级接线图】

图3七段数字显示器发光段组合图2．七段显示译码器74LS48七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器。

图474LS48的管脚排列图74LS48显示译码器的功能如下表：为试灯输入：当=0时，/=1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏;当=1时，译码器方可进行译码显示。用来动态灭零，当=1时，且=0，输入A3A2A1A0=0000时，则/=0使数字符的各段熄灭；/为灭灯输入/灭灯输出，当=0时不管输入如何,数码管不显示数字；为控制低位灭零信号,当=1时,说明本位处于显示状态；若=0,且低位为零,则低位零被熄灭。三、数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。用译码器设计一个“1线-8线”数据分配器四、数据选择器（一）数据选择器的基本概念及工作原理数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。例：四选一数据选择器根据功能表，可写出输出逻辑表达式：由逻辑表达式画出逻辑图：（二）集成数据选择器集成数据选择器74151（8选1数据选择器）（三）数据选择器的应用1．数据选择器的通道扩展用两片74151组成“16选1”数据选择器2．实现组合逻辑函数（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。例4.3.1：试用8选1数据选择器74151实现逻辑函数：解：1、将逻辑函数转换成最小项表达式：=m3+m5+m6+m7mi对应的Di中选，保持高电平，其余Di保持低电平，逻辑变量从地址输入端输入，G接地（0V），画出连线图。（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2：试用4选1数据选择器实现逻辑函数：解：1、问题：地址输入端只有两个，只解决两个输入变量，怎么办？2、解决办法：将A、B接到地址输入端，C加到适当的数据输入端。①列出逻辑函数L的真值表。②C从数据输入端输入，究竟如何输？方法：将真值表改画成如下形式，研究L的值，然后根据L、C的值得出D的中选规律。3、3、五、数值比较器（一）数值比较器的基本概念及工作原理功能：能对两个相同位数的二进制数进行比较的逻辑电路。1．1位数值比较器2.二位比较器在比较两个多位数的大小时，自高向低地逐位比较，只能在高位相等时，才需要比较低位。（二）集成数值比较器74HC854位数值比较器74HC85的功能表2.并联扩展方式由于串联扩展方式中比较结果是逐级进位的，级联芯片数越多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，常采用并联方式。六、算术运算电路（一）加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：由真值表直接写出表达式:

画出逻辑电路图。

如果想用与非门组成半加器，则将上式用代数法变换成与非形式：

由此画出用与非门组成的半加器和逻辑符号

2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算和分别是被加数和加数，为相邻低位的进位，为本位的和，为本位的进位。全加器的真值表如下表

由真值表直接写出逻辑表达式，再经代数法化简和转换得：

根据逻辑表达式画出全加器的逻辑电路图：

逻辑符号

（二）多位数加法器1、4位串行进位加法器

由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI.因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为此，可采用超前进位的加法器，使每位的进位只由加数和被加数决定，而与低位的进位无关。2、集成超前进位加法器74HC283（1）原理:

全加器的和数和进位数分别是：定义两个中间变量：则上式变为：由上式，当时，则有：结论：只与有关，而是最低位来的进位信号,其值为0,故各位的进位信号都只与两个加数有关,并可并行产生.（2）74HC283的结构示意图（3）74HC283内部电路进位位直接由加数、被加数和最低位进位位C-1形成。(4)四位加法器的逻辑符号（5）集成加法器的应用①加法器级联实现多位二进制数加法运算③构成一位8421BCD码加法器（可不讲）由逻辑图可得出(2)逻辑符号由逻辑图可得出（四）集成算术/逻辑单元(ALU)74181—既可以进行高电平的有效运算,也可以进行低电平有效运算，但两种运算功能不同。1、74LS181的逻辑符号（P170）3、74LS181及74LS182的应用举例—全超前进位电路（P170）本章作业：4.1.6，4.2.1,4.2.2，4.4.2，4.4.6,4.4.21(1),4.4.23,4.4.31本章小结1．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。3．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图)→逻辑化简和变换→画出逻辑图4．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。5．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少6．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。第五章触发器一、实施时间：第9、11周二、实施对象：电信、应物、电气三、编写时间：1.23四、课时数：6学时五、目的要求1、掌握基本RS触发器、同步RS触发器、主从RS触发器、主从JK触发器、T触发器、T’触发器、边沿D触发器的结构、工作原理、逻辑功能及其功能表示方法（如：特性表、次态卡诺图、特性方程、激励表、状态转换图、波形图）；2、了解各种触发器的缺点及解决缺点的办法；3、了解触发器之间的相互转换方法。六、

主要内容1、基本RS触发器，同步RS触发器、主从RS触发器、JK触发器、D触发器、T触发器、T′触发器的逻辑功能。2、基本RS触发器、同步RS触发器、主从触发器，JK触发器、边沿触发器的工作原理及动作特点。3、TTL集成触发器的管脚排列和逻辑符号。4、各种触发器之间的相互转换。七、

本章

重点、难点本章的重点是主从JK触发器、边沿D触发器的组成结构、工作原理和逻辑功能；触发器的功能表示（如：特性表、次态卡诺图、特性方程、激励表、状态转换图、波形图）及其之间的相互转换；触发器的类型转换。难点是JK触发器、边沿D触发器的工作原理和逻辑功能；触发器的功能表示（如：特性表、次态卡诺图、特性方程、激励表、状态转换图、波形图）。第一节基本触发器一、实施时间：第9周二、实施对象：电信、应物、电气三、编写时间：1.23四、课时数：2学时五、目的要求理解基本RS触发器、同步RS触发器的工作原理及动作特点。六、主要内容1、基本RS触发器、同步RS触发器的工作原理及动作特点。2、上述各种触发器的逻辑符号。七、重点、难点基本RS触发器、同步RS触发器的工作原理及动作特点。一、基本RS触发器＆＆SR（一）＆＆SRRSRSQ图5.1两与非门组成的基本RS触发器(a)逻辑符号(b)逻辑图基本RS触发器由两与非门构成，低电平有效。其逻辑表达式为：逻辑功能： 置“1” 置“0” 不变 不定S为置“1”端，R为置“0”端。这种触发器又称为置0置1触发器，或称为置位复位触发器。基本RS触发器的功能表如表5.1所示。基本RS触发器的简化功能表如表5.2所示。由图5.2的卡诺图可得特性方程：图5.2卡诺图R+S=1(约束条件)表5.1RS触发器功能表表5.2简化功能表SR功能000╳不定001╳0101置“1”01111000置“0”10101100保持1111RS功能00╳不定010置“0”101置“1”11保持

（

二）动作特点基本RS触发器的输出端Q和状态由输入信号R和S来决定，当输入信号R和S发生变化时，输出端Q和的状态作相应的变化。

图5.3波形图二、同步RS触发器的电路结构与动作特点（一）电路结构与工作原理基本RS触发器的翻转由外加的输入信号决定，当外加的输入信号改变，输出信号会跟着改变。而数字系统中的各触发器往往被要求在规定的时刻同时翻转，这就需要由外加的时钟脉冲来控制。同步RS触发器就是一个具有外加时钟信号CP的触发器。电路结构和逻辑符号如图5.4所示G4G3

图5.4同步G4G3(a)电路结构(b)逻辑符号RD、SD为直接置0端和直接至1端，低电平有效。用来设置触发器的初态。工作原理CP=0时，G3、G4门被封锁，，Q状态不变；CP=1时，，，Q的状态由R、S的状态决定；高电平有效。由此可得逻辑功能： 置“0” 置“1” 保持 不定其功能表如表5.3所示。表5.3同步RS触发器的功能表SR功能0000保持00110100置“0”01101001置“1”1011110╳不定111╳SRQSRQn0100╳11╳0100011110

图5.5卡诺图（二）触发器功能的几种表示方法触发器的功能除了可以用功能表表示外，还有几种表示方法：（1）特性方程由功能表画出卡诺图，如图5.5所示得特性方程：（约束方程）（2）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。（3）驱动表驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。（4）波形图触发器的功能也可以用输入输SRSRCP图5.6波形图注意第三个CP=1期间，输入信号发生了多次变化，输出信号也发生了多次变化。第二节主从触发器的电路结构和动作特点一、实施时间：第9周二、实施对象：电信、应物、电气三、编写时间：1.23四、课时数：2学时五、目的要求掌握主从RS