12.2常用时序逻辑电路（内容）_第1页
12.2常用时序逻辑电路（内容）_第2页
12.2常用时序逻辑电路（内容）_第3页
12.2常用时序逻辑电路（内容）_第4页
12.2常用时序逻辑电路（内容）_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

新课内容（分钟）备注PAGE学年第学期第页12.2常用时序逻辑电路一、计数器计数器的分类：1）按计数进制体制，可分为二进制计数器、十进制计数器和任意进制计数器。2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。3）按脉冲输入方式分为同步计数器和异步计数器。下面重点介绍二进制计数器和十进制计数器。1．二进制同步计数器1）二进制同步减法计数器。将计数脉冲的输入端与各触发器的计数脉冲输入端相连，在脉冲作用下，所有触发器同时动作，这种结构的触发器叫做同步计数器。图12-10所示为4个4个JK触发器构成的T触发器组成的4位同步二进制减法计数器的逻辑图。图中JK触发器都接成T触发器（即J=K）。最低位触发器FF0的JK输入端输入为1，其他触发器的JK输入端接相邻所有低位触发器的端相与的结果。下面对其进行分析。图12-10由JK触发器组成的4位同步二进制减法计数器的逻辑图2）二进制同步加法计数器将图12-10所示电路中FF1、FF2、FF3的JK输入端改接到相邻低位触发器的Q端就可构成二进制同步加法计数器，其工作原理请读者自行分析。2．十进制计数器二进制计数器有的时候不便于读数，在这种情况下我们常常采用十进制计数器。十进制计数器通常是按照8421BCD码进行计数的，由于十进制计数器的每一个状态都是4位二进制代码，所以需要四个触发器构成。它是从4位二进制同步加法计数器的基础上演变而来的，当计到1001时，则下一个CP电路状态回到0000即可。下面以同步十进制加法计数器举例说明。同步十进制加法计数器是在同步二进制加法计数器基础上改进得来的，在第四个JK触发器的输入端，G3是先将输入数值经过两个与门后，再将与门结果输入到一个或门中进行判断，最后将或门结果输入到JK两个输入端。图12-12同步十进制加法计数器电路二、寄存器数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的逻辑部件称为寄存器。寄存器的电路结构包括两部分：1）触发器:具有0，1两个稳定状态，所以1个触发器可以寄存1位二进制数码，N位寄存器由N个触发器组成，可存放一组N位二值代码。2）寄存器还应具有由门电路构成的控制电路，以保证信号的接受和清除。寄存器通常包括数码寄存器和移位寄存器两种。1．数码寄存器数码寄存器是存储二进制数码的时序电路组件，它具有接收和寄存二进制数码的逻辑功能。前面介绍的各种集成触发器，就是一种可以存储一位二进制数的寄存器，用N个触发器就可以存储N位二进制数。

2．移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。移位寄存器也是数字系统和计算机中应用很广泛的基本逻辑部件。1）单向移位寄存器:4位右移寄存器。由图可见，右边触发器的Q端一次接至左侧相邻触发器D端，当移位的数码从高位开始输入到端时，数码在脉冲作用下从FF0向FF4依次移动。设移位寄存器的初始状态为0000，串行输入数码=1001，从高位到低位依次输入。在4个移位脉冲作用后，

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论