FPGA技术小结教案

FPGA技术小结

<集成电路设计>课程朱明程教学目标整理和归纳FPGA的分类原理、FPGA的应用设计方法学;对前述课程的有关FPGA的根本理论和设计流程、设计技术的关键点给出整体的综合的归纳和小结;为顺当进入应用设计试验，奠定根底。主要内容FPGA分类原理的小结FPGA应用设计方法的小结国内外FPGA专业网站的名称、有关专业书籍FPGA应用设计试验附录:试验题目FPGA分类原理的小结不同编程原理的分类特征不同规模的分类特征系统级平台FPGA器件的主要特征三类主流FPGA的比较表

功能名称编程开关相对功耗可编程的灵活性系统时延系统资源的利用率SRAMFPGASRAM挥发性

小大不可预测相对高FLASH（EEPROM）CPLDFLASH非挥发性

大最小可预测不高反熔丝FPGA无源开关一次性

最小最大不可预测最高100%目前FPGA的进展方向大规模系统级低电压绿色器件专用功能器件模拟/数字混合FPGA局部重构、自重构、动态重构器件自重构自适应器件FPGA应用设计方法的小结设计流程应用设计的根本点设计流程的关键点综合概念与设计技巧设计流程设计输入设计实现设计下载前后仿真器件应用设计的根本点EDA工具IP及元件库资源目标下载板〔硬件试验目标〕设计流程的关键点设计输入设计实现设计仿真设计下载综合概念与设计技巧规律资源优化综合的概念依据约束条件的电路构成优化器件的选择原则流水线技术低功耗设计原则组合门控的影响国内外FPGA专业网站的名称、有关专业书籍category=Publications/FPGA+Device+Families/Spartan-3<FPGA设计及应用>西安电子科大出版社褚振勇等编FPGA应用设计试验试验题目试验一随机数发生器的原理分析与设计实现试验二四位乘法器的设计，要求用两种不同的电路实现．试验的安排试验报告需要留意的要点附录课堂教学提问：FPGA的主要三种分类，试列其主要特征？分别分析比较三类FPGA在编程灵敏性、资源利用率、时延特性方面的优劣和缘由现代大规模的FPGA中，其DLL、BMEM、PIO等特征说明试述你知道的设计输入方法，主流的档案格式是？试述设计实现的参数指引和条件约束为何功能仿真正确的电路，在设计实现后的时延仿真时，可能消逝规律错误，分析主要缘由，排列解决方法。不同编程原理的分类特征SRAMFPGAFLASH〔EEPROM〕CPLD反熔丝FPGA返回SRAMFPGA特征：挥发性的MEM工作时一般外接PROM系统时延不行猜测构造图SRAM开关图返回SRAMFPGA构造图返回SRAM开关图返回FLASH〔EEPROM〕CPLD特征：非挥发MEM工作时不需外接配置系统时延可猜测构造图MACROCELL图返回FLASH〔EEPROM〕CPLD构造图返回MACROCELL图返回反熔丝FPGA特征：无源开关〔一次性可编程〕工作时不需外接配置系统时延不行猜测功耗相对低构造图反熔丝图返回反熔丝FPGA构造图返回反熔丝图返回不同规模的分类特征小规模FPGA〔低价格、特色化特地应用、低功耗〕大规模FPGA〔专用功能模块、低功耗、IP库、DSP库〕系统级平台FPGA〔内置CPU核、总线构造、软硬件协同设计〕返回系统级平台FPGA器件的主要特征〔1〕功能模块DLL模块BRAMPIOBANK内部CPUDSPIP模块〔2〕低电压低功耗绿色器件〔3〕PSOC系统软硬件协同设计CPU核总线构造返回软硬件协同设计返回Compiler/Linker(Simulator)CCode

DebuggerData2BlockRAMBitstreamStandardEmbeddedSWDevelopmentFlowStandardFPGAHWDevelopmentFlowSynthesizerPlace&RouteSimulator

VHDL/VerilogMicroBlazecodeinSpartan-3on-chipmemory??DownloadtoFPGAObjectCodeEmbedded

DevelopmentKitDLL模块返回CLKINCLKOUTProgrammableDelayLineControlLogicCLKFBClockDistributionCLKINCLKOUTProgrammableOscillatorControlLogicCLKFBClockDistributionCLKINBRAM返回BlockRAMSpartan-3TrueDual-PortBlockRAMPortAPortBPIOBANK返回Singleendedanddifferential784single-ended,344differentialpairs622Mb/secLVDS24I/Ostandards,8flexibleI/ObanksPCI32/33and64/33supportEliminatecostlybustransceiversMultiplepackageoptionsVoltages:3.3V,2.5V,1.8V,1.5V,1.2VOnChipDigitallyControlledImpedanceBank2Bank0Bank1Bank5Bank4Bank3Bank7Bank6内部CPU返回USBOPBUARTOPBUARTJTAGOPBUSBSystemACEOPBArbiterOPBTimerOPBSDRAMOPBVideoProcessorOPBI2CRS232RS232RS422XilinxSystemACECFSDRAM3x10bitADC3x10bitDACVGAInVGAOutClockGENCompactFlash64MBXilinxMemoryCPUNon-XilinxMixedSignalEmbeddedLogicDSPIP模块返回××××++++++ParallelSpeedArea

××++++

DQ

SomewhereinbetweenSpeedArea

×++DQ

SerialSpeedArea

CPU核返回32BitRISCSoftProcessorSpeed:68D-MIPSat85MHz(inSpartan-3)102D-MIPSat150MHz(inVirtex-IIPro)$0.02*/DMIPSize: Only1050LogicCells1%ofaXC3S50006%ofaXC3S100060%ofaXC3S50总线构造对于具有硬核CPU的SOPC类系统级FPGA产品,其中已加有特地的总线构造,用于提高器件在构成SOC系统时的信号传输效率和速度,一般而言,随产品而定义.返回大规模系统级返回低电压绿色器件AlteraStratix(1.5V)和APEX(1.5V)器件返回专用功能器件专用功能FPGA是指特地设计用于特征用途的产品,一般是小规模\低本钱器件:例如:用于通讯接口类\用于通讯协议的编码或解码类\用于数码相机\数字玩具等用途中的ASIC类产品(直接由FPGA实现硬COPY)返回模拟/数字混合FPGA返回局部重构、自重构、动态重构器件返回自重构自适应器件还在探讨争论之中,深圳大学EDA技术中心的科研专题主要是在这个领域开展工作.返回EDA工具返回SpecificationDesignEntryFunctionalSimulationSynthesisStaticTimingAnalysisTimingConstraintsFloorplanningGateLevelSimulationPlaceandRouteStaticTimingAnalysisDelaySimulationSiliconFloorplanningIP库资源返回DSPCORDICDirectDigitalSynthesizerFFTsDAFIRFilterMACFIRFilterLFSR

BitCorrelatorCICFilterCORDICDigitalDownConverterDirectDigitalSynthesizerFFT/IFFT-64,256,1024ptFIRFilterLFSRDSPFunctionsConvolutionalEncoderInterleaver/De-interleaverReedSolomonEncoderReedSolomonDecoderViterbiDecoderForwardErrorCorrectionAccumulatorAdder/SubtractorMultiplyGeneratorMACSine/Cosinelookuptable2’sComplementerMathFunctionsBlockMemoryCAMDistributedMemoryAsynchronousFIFOSynchronousFIFOMemoryFunctionsPCI32/33PCI64/33SPI-3SPI-4.2Lite8b/10bEncoder8b/10bDecoderPCINetworking&CommunicationsMicroBlaze32-BitRISC10/100EthernetMACTimer/Counter,GPIOSPI,I2CUARTJTAGUART16450/16550Processor&Peripherals目标下载板〔硬件试验目标〕返回ControlUSERFUNCTIONILAUSERFUNCTIONUSERFUNCTIONILAILAChipscopeILAMultiLINXPCwithChipScopeMultiLINXCableJTAGConnectionTargetBoardTargetFPGAwithupto15ILAcorespercontrolcoreJTAG设计输入输入方法：图形输入、VHDL输入、混合输入档案方式：平坦档案、阶层档案库的建立和修改返回阶层档案返回设计实现综合优化布局〔规律分解〕布线〔规律连接〕报告文件返回报告文件返回设计仿真人机交互仿真测试平台验证全硬件系统仿真功能仿真

时延仿真返回功能仿真返回时延仿真返回设计下载PROM上电下载ISP在线电缆下载返回PROM上电下载返回VCCO=2.5VVCCAUX=2.5VVCCO=2.5VVCCJ=2.5VVCC=3.3VVCCINT=1.2VCLKD0CEOE/RESETCFCCLKDINDONEINIT_BPROG_B330

4.7K

4.7K

ISP在线电缆下载返回MultiPROJTAGTargetBoard规律资源优化所谓规律资源的优化,概言之:1.将没有使用到的规律在物理实现的过程中去除.2.依据约束条件,对电路实现时的规律资源赐予优化配置.*时延约束*位置约束*构造约束返回依据约束条件的电路构成优化返回器件的选择原则从系统设计角度的目标器件选择原则电磁兼容设计的原则主流芯片原则多片系统原则从器件资源角度的目标器件选择原则器件的规律资源和目标系统的规律需求相匹配器件的I/O脚的数目需满足目标系统的要求系统的时钟频率要满足器件原胞、布线时的时延限制要求返回流水线技术1流水线技术的概念流水线技术2返回流水线的应用设计低功耗设计原则返回系统和算法级低功耗设计技术优化操作、优化把握、优化编码构造级低功耗设计技术优化构造〔并行构造、流水线构造〕规律级低功耗设计技术优化规律物理级低功耗设计技术优化布局布线、优化时钟、优化I/O组合门控的影响返回门控时钟毛刺产生原理及其避开方法试验一随机数发生器的原理分析与设计实现1．问题说明随机数发生器可产生两个随机数，由一开关〔RIN〕进展把握，RIN为1时随机数发生器被去除，RIN为0时随机数发生器将产生两个1～6的随机数。2．试验要求