R系列PXIe总线高性能技术用于自定义数字应用_第1页
R系列PXIe总线高性能技术用于自定义数字应用_第2页
R系列PXIe总线高性能技术用于自定义数字应用_第3页
R系列PXIe总线高性能技术用于自定义数字应用_第4页
R系列PXIe总线高性能技术用于自定义数字应用_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

R系列PXIe总线高性能技术用于自定义数字应用1.概述NIR系列多功能RIO设备具有用户定义的板载处理功能,使系统定时及触发具有高度的灵活性。R系列硬件采用用户可编程的FPGA来替代用于控制设备功能的固定式ASIC芯片,使得所有模拟和数字I/O通道均可针对特定应用进行配置。使用LabVIEWFPGA模块,您无需深入了解硬件描述语言就可以通过LabVIEW控制硬件来实现智能数据采集、闭环控制、数字通信协议、传感器仿真和内联信号处理等功能。LabVIEWRIO架构十多年来,工程师和科学家们已经使用R系列设备和LabVIEW可重配置I/O架构来增强基于PC的电子系统的功能,进而获得应用所需要的性能、稳定性和确定性。这篇白皮书主要介绍了PXIe总线数字I/O类的R系列设备,这是R系列家族中最新的高性能技术,可用于自定义数字应用。2.Kintex-7提升性能和功能

Xilinx公司的Kintex-7FPGA拥有和前代高端FPGA相同的资源容量和性能,但是功耗仅为前代高端FPGA芯片的一半,非常适用于PXIe总线数字I/O类的R系列设备。与前代数字I/O类R系列设备相比,功耗的大幅降低使得每个设备可以分配更多的数字信号处理(DSP)资源。随着逻辑资源和DSP资源的增多,您可以借助使用愈加广泛的信号处理技术和实时分析技术来实现更复杂的算法,解决日益增长的I/O数据速率和当今应用复杂程度所带来的问题。表格1比较了PXIe总线数字I/O类R系列设备所使用的FPGA和前代PXI总线R系列设备使用的FPGA。表1.

PXI和PXIe总线R系列设备中的FPGA比较3.新特性PXIe总线数字I/O类R系列设备具有一些优于PXI总线R系列设备的新特性。这些特性包括用户可选择的逻辑电平、更快的数字I/O速率、DRAM选项、更高的数据流盘能力以及外部时钟输入。R系列设备使用一个可编程的FPGA来替代固定功能的ASIC芯片来控制设备的功能,所以您可以通过配置I/O来满足特定应用需求。使用LabVIEWFPGA,单块硬件就可以满足最苛刻的要求,并且可以轻松重配置以满足将来应用的需求。图3的例子展示了如何使用LabVIEWFPGA编程实现在R系列设备的数字I/O线上连续读写数据。使用R系列设备实现简单的DIO功能可选的数字逻辑电平

R系列设备的灵活性使得诸如与自定义数字协议进行通信等关键应用的实现成为可能。例如,您可以把协议编解码部分放到R系列设备的FPGA上从而减轻您的上位机CPU处理负担,简化上位机程序,使上位机程序直接使用数据进行工作而不用接触底层协议信号。另一个例子是和某些设备进行协议通信,这些设备需要在一个固定的时间范围内响应特定的信号。FPGA通过板载资源处理特定的数据而不用把数据在FPGA和CPU之间来回传递,FPGA降低了延时,使您有能力实现第二个例子中提到的需求。然而,并非所有的待测设备(DUT)都有相同的通信逻辑电平。可编程选择数字逻辑电平的功能让您在使用PXIe总线数字I/O类R系列设备的时候,能够直接与DUT连接,可编程选择的数字逻辑电平包括:3.3V,2.5V,1.8V,1.5V和1.2V。

PXIe总线数字I/O类R系列设备提供可选择的数字逻辑电平更快的DIO速率

除了可选择数字逻辑电平以外,PXIe数字I/O类R系列设备与前代设备相比还提供了更快的DIO速率。这些新设备上的DIO支持的最高频率可达80MHz。表2.

PXI和PXIe数字I/O类R系列设备的最大DIO频率和需要的附件为了支持更高的速率,NI设计了新的线缆和接线盒附件。PXIe数字I/O类R系列设备使用SHC68-C68-RDIO2线缆和SCB-68HSDIO接线盒替代前代设备使用的SHC68-68-RDIO线缆和SCB-68A接线盒。PXIe数字I/O类R系列设备使用高性能附件支持对高性能信号的访问这些附件在FPGA和DUT之间提供阻抗匹配连接,这允许R系列设备运行在更高的速率上,同时还具有高度的信号完整性。DRAM

许多高性能仪器使用DRAM作为本地存储。PXIe数字I/O类R系列设备提供DRAM资源,这样您可以完全自由地把这种形式的本地存储资源整合到您自己的应用中。典型的DRAM用途包括为基于记录的采集/生成应用提供简单的本地存储,以及为通道仿真实现长延时链等。表3.

PXIeR系列DRAM选项数据流盘

许多应用需要把数据从一个地方流盘到另一个地方。这种数据流盘可以是在主机CPU和单个硬件模块之间,也可以是从一个模块到另一个模块而根本不经过主机。第一种主机和R系列设备上的FPGA之间进行的数据流盘通过一个DMAFIFO来实现,DMAFIFO允许FPGA像使用自己的资源一样使用主机的RAM来在FPGA之间传输数据。前代的R系列设备具有3个DMAFIFO,这3个DMAFIFO在单方向上可以独立使用。使用PXIe-782xR系列新家族成员,您可以访问16个独立的DMA通道,这16个通道您可以用于传输数据,传输方向可以是从终端到主机也可以是从主机到终端。第二种流盘是完全不经过主机的模块到模块的方式。这一过程就是大家熟悉的点对点(P2P)数据流盘。NIP2P数据流盘技术使用PCIe总线,允许多个仪器之间直接点到点传输数据,不用经过主机处理器或者内存。该技术使得一个系统中的设备之间可以共享信息而不会加重其他系统资源的负担。除了PXIe总线的数字I/O类R系列设备,PXIe总线的FlexRIO模块也支持NIP2P技术,PXIe总线的数字化仪、矢量信号分析仪、矢量信号发生器和任意波形发生器也都支持NIP2P技术。打算了解更多关于P2P数据流盘的信息,请访问点对点数据流介绍。外部时钟

当使用前代R系列设备编程时,您得使用40MHz时基或者从时基衍生出一个时钟来。时基为硬件中的数字信号,可用作FPGA应用的时钟。衍生时钟是由时基创建而来的一个时钟,您同样可以使用衍生时钟作为FPGA应用的时钟。时基和衍生时钟有助于您指定单周期定时循环的执行速率。然而,当您在LabVIEW项目中创建一个衍生时钟时,LabVIEW会找一个FPGA实际支持且与目标频率最接近的频率作为衍生时钟的频率,这样的频率也许不能满足您的特定应用的需求。在PXIe总线的数字I/O类R系列设备中,您可以把多达4个外部的稳定时钟源导入到LabVIEW中,并以这些指定的时钟速

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论