什么是ASIC?ASIC中的“特定应用”是什么意思_第1页
什么是ASIC?ASIC中的“特定应用”是什么意思_第2页
什么是ASIC?ASIC中的“特定应用”是什么意思_第3页
什么是ASIC?ASIC中的“特定应用”是什么意思_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

什么是ASIC?ASIC中的“特定应用”是什么意思?作为现代电气工程不可或缺的一部分,专用集成电路(ASIC)构成了一组多样化的集成电路(IC),可帮助设计人员优化复杂的电子设备。曾经有一段时间,分立元件(主要是电阻器、电容器、电感器、晶体管和二极管)足以满足许多电气设计项目的需要。如今,很少能看到一块电路板没有至少一个IC,而且电路板上布满各种形状和尺寸的IC也很常见。IC在现代电气工程中的巨大普及与工程师可以轻松找到、评估、购买和实施的大量微芯片密切相关。然而,现成的IC有时无法提供通往优化解决方案的直接途径,在这种情况下,工程师可能会考虑使用ASIC。什么是专用集成电路?定义专用集成电路没有关于ASIC确切含义的官方声明,而且许多电子专业人士可能并不总是就ASIC到底是什么或特定组件是否应归类为ASIC达成一致。尽管如此,我认为以下摘自旧版模拟对话(第12页)的定义是ASIC的一个很好的起点:

[A]n使用基于单元的技术为特定客户、应用或市场设计的集成电路,其中必要的功能块从单元库中获取、互连和模拟以提供所需的系统功能和性能水平。该定义不包括使用传统“定制”设计技术设计的IC。该定义的第一部分——为特定客户、应用或市场设计的IC——是对该术语的更广泛且可能更普遍的理解。但是,定义的第二部分很有帮助,因为它将“ASIC”与简单的“定制IC”区分开来。如果ASIC与定制IC相同,为什么我们需要ASIC这个术语?完整定义将ASIC标识为提供定制功能但不需要完全定制设计过程的IC。相反,定制功能是通过类似于PCB设计的过程实现的。在绘制原理图时,我们会从库中取出元件并将它们互连,有时我们会通过仿真来验证部分原理图。对于ASIC,设计人员从库中获取功能块,将它们互连,并通过仿真验证功能和性能。例如,图1显示了一个ASIC,它结合了标准数字信号处理器(DSP)内核和客户预期应用所需的附加电路。

图1.带有DPS的示例ASIC。图片由WikiCommons和PauliRautakorpi提供[

CCby3.0

]ASIC中的“特定应用”是什么意思?ASIC中的“特定应用”一词可能有些误导。在当前的电气工程用语中,“应用”通常是指电气设备的实际用途。换句话说,电气设备的应用回答了以下问题:什么样的有用工作这个设备是用来执行的吗?例如,在他关于滤波器的介绍性文章中,NickDavis解释说滤波器应用包括无线电通信、直流电源和音频电子设备。这意味着滤波器电路在旨在实现无线通信、生成可靠电源电压或再现高质量声音的模块或系统中很有用。事实证明,专用集成电路通常并不特定于特定应用,或者至少它们不限于特定应用。例如,一个高度集成的数据转换器ASIC可能主要是为医学成像应用而设计的,但同样的设备完全有可能同样适用于工业视频处理或多通道汽车传感器网络。我们甚至可以想到一些更通用的东西,例如片上系统(SoC)

ASIC,它最初是为智能手机设计的,但包含了足够的功能,可以在各种应用中取得成功。因此,我认为术语特定于任务的集成电路(TSIC)或特定于功能的集成电路(FSIC)会更准确。不过,TSIC和FSIC肯定不会像ASIC那样顺口溜。一般来说,ASIC的设计使得一个芯片可以有效地执行特定的任务组合。即使特定应用程序最初需要这种任务组合,也可能存在各种其他应用程序,在这些应用程序中,这种ASIC将是现成IC的有效且理想的替代品。ASIC设计周期即使借助单元库中的功能块,设计和验证定制IC也不是一件容易的事。如果设计人员无法在现成的IC中找到所需的功能或性能,第一个解决方案通常是“继续寻找”。如果困难仍然存在,可编程逻辑——

现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)——可能是一个合理的选择。在制造单个芯片之前,ASIC开发可能需要数月甚至数年的劳动力和数百万美元的一次性工程(NRE)成本。因此,对于具有苛刻性能要求的大批量项目,管理层通常可以证明ASIC开发所涉及的时间和金钱是合理的。如果体积足够大,ASIC实际上可以在经济上变得有利。总体生产成本降低,因为组件和组装成本的降低足以补偿摊销ASIC开发成本的增加。图3中可以看到一个示例细分。图2.此图比较了基于ASIC的开发成本与基于可编程逻辑的开发成本。如您所见,随着产量的增加,ASIC方法最终实现了更低的总生产成本。图片由Numato实验室提供下面的列表传达了ASIC设计项目的主要部分。系统要求和其他相关约束用于制定ASIC的规范。规范为创建高级架构设计提供了框架。高层架构被实现为低层逻辑。与FPGA和CPLD一样,硬件描述语言(VHDL和Verilog)已成为ASIC设计的重要工具。该设计经过测试以验证功能和时序。逻辑设计必须转化为物理布局。验证物理布局后,项目就可以进行流片和制造了。成功制造和封装后,ASIC可以进行电气测试并集成到原型中进行实

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论