课件EDAMAXPlusII快速操作入门(袁)

MAX+PlusII快速操作入门Altera公司开发的一个完全集成化、易学易用的可编程逻辑设计环境MAX+PlusII的优点开放的界面〔支持与其他公司所提供的EDA工具的接口〕与结构无关〔提供了与器件结构无关的可编程逻辑设计环境〕多平台〔软件可在多种机器，多种操作系统上运行〕完全集成化〔设计输入、处理与校验功能全部集中在统一的开发环境下〕丰富的设计库〔提供丰富的库单元〕模块化工具〔可以从各种设计输入、处理和校验选项中进行选择，使设计环境用户化〕硬件描述语言〔支持各种HDL设计输入选项〕Opencore特征(允许设计人员添加自己认为有价值的宏函数〕MAX+PlusII软件的组成和设计流程设计输入工程MAX+PlusII功能概述编译工程校验器件编程MAX+PLUSII时间分析器MAX+PLUSII图形编辑器MAX+PLUSII文本编辑器MAX+PLUSII编程器编译器网表提取器适配逻辑综合器数据库建库器MAX+PLUSII信息处理器和层次显示ES-Site&PLS-WEB允许用户使用

Classic系列,MAX5000系列,MAX7000(S)系列以及EPM9320,EPF8282A/EPF8452A,EPF6016,EPF10K10器件完成设计MAX+PlusII功能概述MAX+PlusII设计输入图形编辑器〔*.gdf〕AHDL语言〔*.tdf〕VHDL语言〔*.vhd〕Verilog语言〔*.v〕波形编辑器〔*.wdf〕〔用于建立和编辑波形设计文件、输入仿真向量和功能测试向量〕MAX+PlusII功能概述设计编译通过MAX+PlusII编译器完成，可检查工程是否有错，并对工程进行逻辑综合，然后配置到一个ALTERA器件中，同时产生报告文件、编程文件和用于时间仿真的输出文件。MAX+PlusII功能概述设计验证通过MAX+PlusII的定时分析器进行时序分析、功能仿真、时序仿真和波形分析。器件编程〔Programming)使用编译器生成的编程文件对器件进行编程。MAX+PlusII支持的器件EPF8282EPF10K10EPF10K10AEPF10K20EPF10K30AMAX5000系列MAX7000系列

EPM9320FLEX6000MAX+PlusII的安装运行光盘中的安装程序然后按照屏幕上的提示进行操作.在安装过程中,如果需要帮助,那么选择Help按钮。当MAX+PLUSII安装成功后,read.me文件将自动出现.它含有一些重要的信息,用户应当仔细阅读它.在开始菜单中选择运行，然后在翻开对话框内输入：<CD-ROMdrive>:\pc\maxplus2\setup

第一次运行

MAX+PLUSII:双击MAX+PLUSII图标或在开始菜单内选择MAX+PLUSII项，开始运行MAX+PLUSIIMAX+PlusII的安装MAX+PlusII的安装LicenseSetup窗口MAX+PlusII的安装为了获得授权码，请先点选Options/LicenseSetupMAX+PlusII的安装点击SystemInfo…获得硬盘序列号MAX+PlusII的安装登陆:///申请License.dat文件点击这里进入License申请MAX+PlusII的安装选择产品及产品版本，并输入硬盘序列号MAX+PlusII的安装填写个人资料，E-Mail地址最重要MAX+PlusII的安装CopyLicense.dat文件到：硬盘\maxplus2\

输入路径：硬盘\maxplus2\license.dat常用菜单简介

主菜单(该主菜单随所选功能的不同而不同)MAX+PLUSⅡ菜单文件菜单模板菜单该模板使编写VHDL和AHDL设计文件更容易和方便。指定菜单选择菜单MAX+PlusII快速操作建立新档案编辑电路架构储存、检查及编译功能模拟平面配置与编译芯片烧录电路测试MAX+PlusII快速操作解码器电路图MAX+PlusII快速操作建立新专案选择File/Project/Name输入专案名称：cpldex\primitMAX+PlusII快速操作编辑电路架构—绘制电路图在File菜单中选择

New…选择GraphicEditorFile然后按下OK按钮,将会出现一个无标题的图形编辑窗口,如下页所示MAX+PlusII快速操作编辑电路架构—绘制电路图工具栏工作区域MAX+PlusII快速操作编辑电路架构—绘制电路图由ALTERA公司所提供的PRIM组件库在图形编辑器空白处单击鼠标左键确定输入位置，然后选择EnterSymbol，或双击鼠标左键。出现EnterSymbol对话框，在Symbollibraries中选择“..\maxplus2\max2lib\prim〞注：所有根本逻辑函数将列表显示MAX+PlusII快速操作编辑电路架构—绘制电路图在SymbolFiles中选“not〞，黑点处即出现一非门画直角线工具同样选出“input〞元件，接着按下“画直角线工具〞，连接“not〞和“input〞元件如左图MAX+PlusII快速操作编辑电路架构—绘制电路图依上述方法完成电路图MAX+PlusII快速操作编辑电路架构—绘制电路图在“input〞及“output〞元件的[PIN_NAME]上按两下，分别键入输入、输出脚的名称MAX+PlusII快速操作储存、检查及编译◆选择File/Project/Save&Complie◆存档完成后，自动开启编译器执行电路的编译MAX+PlusII快速操作功能模拟点选MAX+plusII/WaveformEditor开启波形编辑器MAX+PlusII快速操作功能模拟在Node菜单下点选EnterNodesfromSNF,选取波形输入与观测点。MAX+PlusII快速操作功能模拟点选List按钮，列出所有观测点；选择所需观测点并确认无误后，点选OKMAX+PlusII快速操作功能模拟在Options下选择GridSize修改时间格线的大小，预设值为10ns,我们在此改为100ns.MAX+PlusII快速操作功能模拟在File下点选EndTime设定模拟时间，在此保存预设值1μsMAX+PlusII快速操作功能模拟设定输入脚的波形如下图：MAX+PlusII快速操作功能模拟执行File/SaveAS,保存波形设定档点选MAX+PlusII/Simulator,开启功能模拟器，进行功能模拟。MAX+PlusII快速操作功能模拟按下Start开始模拟按下OpenSCF查看模拟结果一旦电路设计、编译和仿真等步骤完成后，就可以选取File/CreateDefaultSymbol菜单，将该电路转换成一个单元电路，调用该单元电路就象调用其它单元电路一样方便、简单。使用VHDL语言设计例

例：设计一个加法器第一步：进入Max+plus2软件环境第二步：建立工程名称，选择File/Project/Name菜单第三步：建立新文件，选择File/New菜单，进入文本编辑器〔TextEditorFile〕窗口第四步：输入VHDL语言编写的源程序，如下图，这是对一个加法器进行的描述。输入完毕后存盘。第五步：选File/Project/Save&Compile菜单，编译该VHDL源文件假设有错误那么改错，然后再编译，直至无错编译成功第六步：选Max+plus2\WaveformEditor菜单，进入波形编辑窗口，编辑输入波形如下图。第七步：选择Max+plus2/Simulator菜单，仿真结果如下图。用VHDL语言描述的电路同样可以使用File/CreateDefaultSymbol菜单，将该电路转换成一个单元电路，在图形编辑器中调用该单元电路就象调用其它单元电路一样方便、简单。MAX+PlusII快速操作平面配置及编译▲选择CPLD芯片型号Assign/DeviceMAX+PlusII快速操作平面配置及编译选File/Project/Save&Check做保存及绘图结构检测MAX+PlusII快速操作平面配置及编译脚位定义：选MAX+plusII/FloorplanEditor再选Layout/DeviceView接脚名称假设无接脚名称，点此按钮即可MAX+PlusII快速操作平面配置及编译将输入、输出脚位拖拉到如下图位置MAX+PlusII快速操作平面配置及编译点选File/Project/Save&Compile,完成平面配置及编译MAX+PlusII快速操作完成Save&Compile后，会在电路图上标出对应的脚位MAX+PlusII快速操作至此，我们完成了MAX+PlusII的根本范例操作，其流程如下：

下面要进行的是：芯片烧录→电路测试

选择一种全局逻辑综合方式您可以为您的工程选择一种逻辑综合方式，以便在编译过程中指导编译器的逻辑综合模块的工作。按以下步骤为您的工程选择一种逻辑综合方式：2)在GlobalProjectSynthesisStyle下拉列表中选择您需要的类型。缺省〔Default〕的逻辑综合类型是NORMAL。综合类型FAST可以改善工程性能，但通常使您的工程配置比较困难。综合类型WYS/WYG可进行最小量逻辑综合。3)您可以在此0和10之间移动滑块,移到0时,最优先考虑占用器件的面积,移到10时,系统的执行速度得到最优先考虑1)在AssignMenu

菜单内选择GlobalProjectLogicSynthesis项，将出现GlobalProjectLogicSynthesis

对话框：

编译您的工程设置定时要求您可以对整个工程设定全局定时要求，如：传播延时,时钟到输出的延时,建立时间和时钟频率。对于FLEX8000,FLEX10KandFLEX6000系列器件，定时要求的设置将会影响工程的编译。按如下步骤设置定时要求：2)在相应的对话框内输入您对工程的定时要求3)按下

OK按钮1)在AssignMenu菜单内，选择

GlobalProjectTimingRequirements项，将出现

GlobalProjectTimingRequirements

对话框：编译您的工程启动定时分析工具编译完成后,您可以利用定时分析器来分析您的工程的性能。定时分析器提供了三种分析模式：在MAX+PLUSII菜单中选择TimingAnalyzer项，即可翻开定时分析器窗口：定时分析传播延迟分析在Analysis菜单中选择DelayMatrix项。选择Start。那么定时分析器立即开始分析您的工程并计算工程中每对连接的节点之间的最大和最小传播延迟。定时分析时序逻辑电路性能分析在Analysis菜单内选择RegisterPerformance项。选择Start

就开始进行时序逻辑电路性能分析。翻开信息处理窗口并显示延迟路径显示被分析的时钟信号的名称显示制约性能的源节点的名称显示制约性能的目标节点的名称显示在给定时钟下，时序逻辑电路要求的最小时钟周期显示给定的时钟信号的最高频率选择

Start，

开始进行时序逻辑性能分析定时分析建立和保持时间分析在Analysis菜单中选择

Set/HoldMatrix项。选择Start

开始进行建立/