第17讲-组合逻辑电路1_第1页
第17讲-组合逻辑电路1_第2页
第17讲-组合逻辑电路1_第3页
第17讲-组合逻辑电路1_第4页
第17讲-组合逻辑电路1_第5页
已阅读5页,还剩23页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第17章组合逻辑电路1学习要点:组合电路的分析方法和设计方法介绍加法器和数值比较器17.1组合逻辑电路的特点在数字电路中,数字电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路:输出仅由输入决定,与电路当前状态无关;电路结构中无反馈环路(无记忆)按此按钮返回主菜单17.2组合逻辑电路的分析与设计方法17.2.1组合逻辑电路的分析方法17.2.2组合逻辑电路的设计方法退出17.2.1组合逻辑电路的分析方法逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时,输出Y为1,否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意,表决就通过。4逻辑图逻辑表达式例:最简与或表达式真值表用与非门实现电路的输出Y只与输入A、B有关,而与输入C无关。Y和A、B的逻辑关系为:A、B中只要一个为0,Y=1;A、B全为1时,Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能真值表电路功能描述17.2.2组合逻辑电路的设计方法例:设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,使之在上楼前,用楼下开关打开电灯,上楼后,用楼上开关关灭电灯;或者在下楼前,用楼上开关打开电灯,下楼后,用楼下开关关灭电灯。设楼上开关为A,楼下开关为B,灯泡为Y。并设A、B合向左侧时为0,合向右侧时为1;灯亮时Y为1,灯灭时Y为0。根据逻辑要求列出真值表。1穷举法12逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用异或门加非门实现真值表电路功能描述例:用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判,一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。设主裁判为变量A,副裁判分别为B和C;表示成功与否的灯为Y,根据逻辑要求列出真值表。1穷举法122逻辑表达式3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简4111Y=AB+AC56本节小结①组合电路的特点:在任何时刻的输出只取决于当时的输入信号,而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述,它们在本质上是相通的,可以互相转换。③组合电路的分析步骤:逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。④组合电路的设计步骤:列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。在许多情况下,如果用中、大规模集成电路来实现组合函数,可以取得事半功倍的效果。17.3加法器和数值比较器17.3.1加法器17.3.2数值比较器退出一、半加器17.3.1加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位二、全加器能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得和及进位的逻辑电路称为全加器。Ai、Bi:加数,Ci-1:低位来的进位,Si:本位的和,Ci:向高位的进位。全加器的逻辑图和逻辑符号用与门和或门实现实现多位二进制数相加的电路称为加法器。1、串行进位加法器构成:把n位全加器串联起来,低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点:进位信号是由低位向高位逐级传递的,速度不高。三、多位加法器为提高速度,必须设法减少或消除进位信号进行传递消耗的时间.加到第i位的输入信号Ci是两个加数第i位以前的二进制函数.进位:有两种情况(1)(2)第i位相加产生的进位输出2、并行进位加法器(超前进位加法器)进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器集成二进制4位超前进位加法器本节小结能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数的相加,求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照进位方式的不同,加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢,超前进位加法器速度较快、但电路复杂。加法器除用来实现两个二进制数相加外,还可用来设计代码转换电路、二进制减法器和十进制加法器等。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器,简称比较器。设A>B时L1=1;A<B时L2=1;A=B时L3=1。得1位数值比较器的真值表。17.3.2数值比较器一、1位数值比较器逻辑表达式逻辑图二、多位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1

、A0与B0和A'与B'的比较结果,A'>B'、A'<B'和A'=B'。

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论