数字电子技术基础第三章

数字电子技术基础第三章第一页，共一百四十六页，编辑于2023年，星期三§3-1

概述门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门······门电路中以高/低电平表示逻辑状态的1/0第二页，共一百四十六页，编辑于2023年，星期三获得高、低电平的基本原理高/低电平都允许有一定的变化范围第三页，共一百四十六页，编辑于2023年，星期三正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1第四页，共一百四十六页，编辑于2023年，星期三3.2半导体二极管门电路

半导体二极管的结构和外特性（Diode）二极管的结构：

PN结+引线+封装构成PN第五页，共一百四十六页，编辑于2023年，星期三3.2.1二极管的开关特性：高电平：VIH=VCC低电平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D导通，VO=VOL=0.7V第六页，共一百四十六页，编辑于2023年，星期三二极管的开关等效电路：第七页，共一百四十六页，编辑于2023年，星期三二极管的动态电流波形：第八页，共一百四十六页，编辑于2023年，星期三3.2.2二极管与门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为0第九页，共一百四十六页，编辑于2023年，星期三3.2.3二极管或门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为0第十页，共一百四十六页，编辑于2023年，星期三二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路第十一页，共一百四十六页，编辑于2023年，星期三一、双极型三极管的结构3.3.1双极型三极管的开关特性3.3TTL门电路管芯+三个引出电极+外壳第十二页，共一百四十六页，编辑于2023年，星期三基区薄低掺杂发射区高掺杂集电区低掺杂第十三页，共一百四十六页，编辑于2023年，星期三以NPN为例说明工作原理：当VCC

>>VBBbe结正偏,bc结反偏e区发射大量的电子b区薄，只有少量的空穴bc反偏，大量电子形成IC第十四页，共一百四十六页，编辑于2023年，星期三二、三极管的输入特性和输出特性

三极管的输入特性曲线（NPN）VON

：开启电压硅管，0.5~0.7V锗管，0.2~0.3V近似认为:VBE<VONiB=0VBE≥VONiB

的大小由外电路电压，电阻决定

第十五页，共一百四十六页，编辑于2023年，星期三三极管的输出特性固定一个IB值，即得一条曲线，在VCE>0.7V以后，基本为水平直线第十六页，共一百四十六页，编辑于2023年，星期三特性曲线分三个部分放大区：条件VCE>0.7V,iB>0,iC随iB成正比变化，ΔiC=βΔiB。饱和区：条件VCE<0.7V,iB>0,VCE很低，ΔiC

随ΔiB增加变缓，趋于“饱和”。截止区：条件VBE=0V,iB=0,iC=0,c—e间“断开”。第十七页，共一百四十六页，编辑于2023年，星期三三极管开关电路如图3.3.1所示三、双极型三极管的基本开关电路图3.3.1晶体三极管开关电路三极管替代开关3.3.1双极型三极管的开关特性第十八页，共一百四十六页，编辑于2023年，星期三图3.3.1晶体三极管开关电路T当vI=VIH，为高电平时，使得iB>IBS=VCC/βRC，三极管处于饱和导通态，输出vo＝VOL

＝Vces≈0,为低电平；3.3.1双极型三极管的开关特性当vI=VIL<VON为低电平时，三极管处于截止状态，输出vo＝VOH≈VCC,为高电平其中：硅管为0.3V,锗管为0.1V很小，为几十欧姆第十九页，共一百四十六页，编辑于2023年，星期三三极管开关状态下的等效电路如图所示3.3.1双极型三极管的开关特性四、双极型三极管的开关等效电路截止时，发射结反偏，iC≈0，相当开关断开；饱和时，发射结正偏，vCE＝VCE（sat）≈0，相当开关闭合。截止饱和阻值很小，忽略(c)饱和时的等效电路第二十页，共一百四十六页，编辑于2023年，星期三五、双极型三极管的动态开关特性3.3.1双极型三极管的开关特性即在开关电路中，输出电压的变化滞后于输入电压的变化图3.3.7第二十一页，共一百四十六页，编辑于2023年，星期三六、三极管反相器3.3.1双极型三极管的开关特性三极管反相器就是三极管的开关电路只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则Y＝A第二十二页，共一百四十六页，编辑于2023年，星期三一、电路结构3.3.2TTL反相器的电路结构和工作原理T1、R1和D1:输入级T2、R2和R3:倒相级T4、T5、R4、D2:推拉式输出级设：VCC＝5V，VIH＝3.4VPN结的导通压降为VON＝0.7V第二十三页，共一百四十六页，编辑于2023年，星期三①当vI＝VIL＝0.2V时3.3.2TTL反相器的电路结构和工作原理T1导通T2截止T4导通T5截止D2导通输出为高电平0.9V3.4V0.2Vvo＝VOH≈VCC

－IC2R2－2VON

≈3.4V第二十四页，共一百四十六页，编辑于2023年，星期三①当vI＝VIH＝3.4V时3.3.2TTL反相器的电路结构和工作原理T1截止T2导通T4截止T5导通D2截止vo＝VOL≈VCE（sat）≈0.2V输出为低电平2.1V0.2V3.4V则输出和输入的逻辑关系为第二十五页，共一百四十六页，编辑于2023年，星期三二、电压传输特性3.3.2TTL反相器的电路结构和工作原理TTL反相器输出电压随输入电压变化的曲线第二十六页，共一百四十六页，编辑于2023年，星期三a.AB段：图3.3.10TTL反相器的电压传输特性3.3.2TTL反相器的电路结构和工作原理第二十七页，共一百四十六页，编辑于2023年，星期三b.BC段：图3.3.10TTL反相器的电压传输特性3.3.2TTL反相器的电路结构和工作原理第二十八页，共一百四十六页，编辑于2023年，星期三c.CD段：图3.3.10TTL反相器的电压传输特性3.3.2TTL反相器的电路结构和工作原理第二十九页，共一百四十六页，编辑于2023年，星期三d.DE段：图3.3.10TTL反相器的电压传输特性3.3.2TTL反相器的电路结构和工作原理第三十页，共一百四十六页，编辑于2023年，星期三三、输入噪声容限3.3.2TTL反相器的电路结构和工作原理当输入电压vI偏离正常低电平（0.2V）升高，或偏离正常高电平（3.4V）降低，在一定范围内，输出高低电平并不立刻改变第三十一页，共一百四十六页，编辑于2023年，星期三3.3.2TTL反相器的电路结构和工作原理74系列典型值为：

VNH=0.4V,VNL=0.4V,第三十二页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性输入电流随输入电压的变化关系，称为输入特性，一、输入特性VCCR1kΩ4T1D1be2be5IvIi图3.5.12TTL反相器输入端的等效电路第三十三页，共一百四十六页，编辑于2023年，星期三a.当输入为低电平时，即vI＝0.2V，若VCC＝5V，则TTL反相器的输入电流为3.3.3TTL反相器的静态输入特性和输出特性当vI＝0时此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。第三十四页，共一百四十六页，编辑于2023年，星期三b.当输入为高电平时，即vI＝3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH3.3.3TTL反相器的静态输入特性和输出特性IISD1导通输入低电平输入高电平VCCR1kΩ4T1D1be2be5IvIi..第三十五页，共一百四十六页，编辑于2023年，星期三二、输出特性3.3.3TTL反相器的静态输入特性和输出特性输出电压与输出电流的关系，称为输出特性，分为高电平输出特性和低电平输出特性。1.高电平输出特性当输出为vO＝VOH时，T4、D2导通，T5截止第三十六页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性1.高电平输出特性图3.3.14输出高电平等效电路实际方向第三十七页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性图3.3.14输出高电平等效电路实际方向第三十八页，共一百四十六页，编辑于2023年，星期三2.低电平输出特性3.3.3TTL反相器的静态输入特性和输出特性当输出为vO＝VOL时，T4、D2截止，T5导通图3.3.16输出低电平等效电路第三十九页，共一百四十六页，编辑于2023年，星期三2.低电平输出特性3.3.3TTL反相器的静态输入特性和输出特性当输出为vO＝VOL时，T4、D2截止，T5导通图3.3.16输出低电平等效电路第四十页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性图3.3.16输出低电平等效电路第四十一页，共一百四十六页，编辑于2023年，星期三3.扇出系数（Fan-out）的计算3.3.3TTL反相器的静态输入特性和输出特性扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。图3.3.18扇出系数的计算IOLIIL第四十二页，共一百四十六页，编辑于2023年，星期三当输出为高电平时，

设可带N2个非门，则有图3.3.18扇出系数的计算IOHIIH3.3.3TTL反相器的静态输入特性和输出特性则取N＝min｛N1，N2}第四十三页，共一百四十六页，编辑于2023年，星期三例：已知74系列的反相器VOH≥3.2V,VOL≤0.2V，IOL（max）＝16mA，IOH（max）＝4mA，IIL＝－1mA，IIH＝40μA，计算门G1可带同类门的个数图3.3.18扇出系数的计算解：当G1输出为低电平时，有3.3.3TTL反相器的静态输入特性和输出特性第四十四页，共一百四十六页，编辑于2023年，星期三当G1输出为高电平时，有3.3.3TTL反相器的静态输入特性和输出特性图3.3.18扇出系数的计算故取N＝10，即门G1可带同类门的个数为10个第四十五页，共一百四十六页，编辑于2023年，星期三四、输入端的负载特性3.3.3TTL反相器的静态输入特性和输出特性VCCR1kΩ4T1be2be5IvIiRP第四十六页，共一百四十六页，编辑于2023年，星期三一般对于TTL门电路，若输入端通过电阻接地，一般当RP≤0.7KΩ时，构成低电平输入方式；当RP≥1.5KΩ时，构成高电平输入方式。3.3.3TTL反相器的静态输入特性和输出特性第四十七页，共一百四十六页，编辑于2023年，星期三输入端悬空时，用万用表测量其电压，读书为多少，此时应视为高电平还是低电平？3.3.3TTL反相器的静态输入特性和输出特性第四十八页，共一百四十六页，编辑于2023年，星期三例3.3.3电路如图所示，试写出各个电路输出端的表达式。解：3.3.3TTL反相器的静态输入特性和输出特性第四十九页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性例：计算RP的取值范围。已知G1、G2均为74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA第五十页，共一百四十六页，编辑于2023年，星期三解：vo1=VOH时，若使vI2≥VIH（min）

，则3.3.3TTL反相器的静态输入特性和输出特性第五十一页，共一百四十六页，编辑于2023年，星期三3.3.3TTL反相器的静态输入特性和输出特性故取RP＝0.69kΩ第五十二页，共一百四十六页，编辑于2023年，星期三练习：电路如图所示，试写出各输出端的逻辑式3.3.3TTL反相器的静态输入特性和输出特性第五十三页，共一百四十六页，编辑于2023年，星期三3.3.4TTL反相器的动态特性一、传输延迟时间图3.3.26TTL反相器的动态波形原因：结电容和寄生电容的存在。TTL门的平均传输延时为3~40ns第五十四页，共一百四十六页，编辑于2023年，星期三二、交流噪声3.3.4TTL反相器的动态特性交流噪声容限远大于直流噪声容限。（a）正脉冲噪声容限图3.3.27正脉冲噪声容限将输出为高电平由额定值降到2.0V时输入正脉冲的幅度称为正脉冲噪声容限第五十五页，共一百四十六页，编辑于2023年，星期三（b）负脉冲噪声容限3.5.4TTL反相器的动态特性图3.5.28负脉冲噪声容限将输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限第五十六页，共一百四十六页，编辑于2023年，星期三三、电源的动态尖峰电流3.3.4TTL反相器的动态特性第五十七页，共一百四十六页，编辑于2023年，星期三三、电源的动态尖峰电流3.3.4TTL反相器的动态特性1.两种状态下电源负载电流不等（空载情况下)第五十八页，共一百四十六页，编辑于2023年，星期三2、动态尖峰电流3.3.4TTL反相器的动态特性第五十九页，共一百四十六页，编辑于2023年，星期三3.3.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门输入级倒相级输出级第六十页，共一百四十六页，编辑于2023年，星期三输入级倒相级输出级3.3.5其他类型的TTL门电路1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；第六十一页，共一百四十六页，编辑于2023年，星期三3.3.5其他类型的TTL门电路2.两个输入端并联使用时，计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。若输入端接低电平时，输入电流的计算和反相器相同，即若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。IIII第六十二页，共一百四十六页，编辑于2023年，星期三例：已知电路TTL与非门的参数为IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，IIH＝40μA，问可以驱动多少个同类逻辑门？解：设输出为高电平时，可以带N1个同类逻辑门，则

2N1IIH≤IOH设输出为低电平时，可以带N2个逻辑门，则N2IIL≤IOL故取N＝123.3.5其他类型的TTL门电路第六十三页，共一百四十六页，编辑于2023年，星期三2.或非门3.3.5其他类型的TTL门电路第六十四页，共一百四十六页，编辑于2023年，星期三3.与或非门3.3.5其他类型的TTL门电路与或门相比，输入管T1和T1都是多发射极的三极管，构成与门电路，其输出为第六十五页，共一百四十六页，编辑于2023年，星期三4.异或门注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。3.3.5其他类型的TTL门电路AB（A＋B）′第六十六页，共一百四十六页，编辑于2023年，星期三1.推拉式输出电路结构的局限性：3.6OC门（OpenCollectorGate）将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏。第六十七页，共一百四十六页，编辑于2023年，星期三①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。1.推拉式输出电路结构的局限性图3.3.353.6OC门（OpenCollectorGate）第六十八页，共一百四十六页，编辑于2023年，星期三2.OC门的结构特点图3.3.363.6OC门（OpenCollectorGate）第六十九页，共一百四十六页，编辑于2023年，星期三3.6OC门（OpenCollectorGate）第七十页，共一百四十六页，编辑于2023年，星期三

若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可.图3.3.383.线与的实现3.6OC门（OpenCollectorGate）第七十一页，共一百四十六页，编辑于2023年，星期三图3.5.393.6OC门（OpenCollectorGate）第七十二页，共一百四十六页，编辑于2023年，星期三图3.5.40输出为高电平的情况VOHIOHIIH其中n－驱动管的个数m－负载管输入端的个数3.6OC门（OpenCollectorGate）4、外接负载电阻RL的计算驱动管输出为高电平第七十三页，共一百四十六页，编辑于2023年，星期三

驱动管输出为低电平图3.5.41输出为高电平的情况VOLIOLIIL其中：m－负载管短路电流的个数；IOL－OC门T5管导通时的电流；IIL－负载门每个输入端的短路输入电流3.6OC门（OpenCollectorGate）4、外接负载电阻RL的计算第七十四页，共一百四十六页，编辑于2023年，星期三4.OC门的应用实现与或非逻辑－线与图3.5.38电平转换由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。3.6OC门（OpenCollectorGate）第七十五页，共一百四十六页，编辑于2023年，星期三例:选定合适的RL阻值。已知G1、G2为OC门，输出管IOH＝200μA，IOLmax＝16mA。G3、G4和G5均为74系列与非门，它们的IIL＝1mA，IIH＝40μA。，要求OC门的高电平VOH≥3.0V，低电平VOL≤0.4V.解：当输出为高电平时第七十六页，共一百四十六页，编辑于2023年，星期三当输出为高电平时第七十七页，共一百四十六页，编辑于2023年，星期三例2:输出VOH＝3.6V，VOL＝0.3V。电压表满量程为50V，内阻为20KΩ/V，输入信号A、B、C的取值（如表一)，求开关S断开和闭合时V1和V2的值。第七十八页，共一百四十六页，编辑于2023年，星期三则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V1＝2.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端输入为高电平则与S断开相同解：对于门G2的输入端可以用图2.3.37所示电路来等效第七十九页，共一百四十六页，编辑于2023年，星期三故对应的输入输出如表二第八十页，共一百四十六页，编辑于2023年，星期三3.7三态TTL与非门（TSL－ThreeStateLogicGate）三态门特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。输入级多了一个使能端EN和一个二极管D。图3.5.461.电路结构第八十一页，共一百四十六页，编辑于2023年，星期三图3.5.47图3.5.462.工作原理（1）当EN＝0时，P＝1，D截止，与非门为正常工作状态，即（2）当EN＝1时，P＝0，D导通，T4截止；而P＝0使得T1导通，T2、T5截止，与非门为高阻态，即Y＝Z3.7三态TTL与非门第八十二页，共一百四十六页，编辑于2023年，星期三控制端为高电平有效的三态门（1）当EN＝1时，P＝1，D截止，与非门为正常工作状态，即Y＝（AB）（2）当EN＝0时，P＝0，D导通，T4截止；而P＝0使得T1导通，T2、T5截止，与非门为高阻态，即Y＝Z3.7三态TTL与非门第八十三页，共一百四十六页，编辑于2023年，星期三3.三态门的用途图3.5.51总线结构图3.5.50数据的双向传输

TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构3.7三态TTL与非门第八十四页，共一百四十六页，编辑于2023年，星期三电路如图所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD＝1001时各输出逻辑函数的取值。练习：第八十五页，共一百四十六页，编辑于2023年，星期三第八十六页，共一百四十六页，编辑于2023年，星期三3.3.2TTL反相器的电路结构和工作原理

TTL逻辑器件分成54系列和74系列两大类,54系列和74系列按工作速度和功耗可分成下面4个系列：(a)标准通用系列：国产型号为CT54/74系列，与国际上SN54/74系列相当.国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当(b)高速系列：第八十七页，共一百四十六页，编辑于2023年，星期三(c)肖特基系列：国产型号为CT54S/74S系列，与国际上SN54S/74S系列相当(d)低功耗肖特基系列：国产型号为CT54LS/74LS系列，与国际上SN54LS/74LS系列相当3.3.2TTL反相器的电路结构和工作原理第八十八页，共一百四十六页，编辑于2023年，星期三3.8TTL电路的改进系列门电路的综合性能指标－dp积：将传输延迟时间tpd和功耗P的乘积称为dp积，即对于门电路，dp值越小越好，说明门电路速度快，功耗低。第八十九页，共一百四十六页，编辑于2023年，星期三图3.5.52一、高速系列74H/54H（High-SpeedTTL）a.是输出级采用达林顿结构（减小输出电阻Ro）所有的电阻阻值降低了将近一倍电路如图3.5.52所示标准74系列3.8TTL电路的改进系列第九十页，共一百四十六页，编辑于2023年，星期三二、肖特基系列74S/54S（SchottkyTTL）图3.5.54

a.在74S系列的门电路中采用抗饱和三极管（或称为肖特基三极管）。是由普通的双极型三极管和势垒二极管（SBD－SchottkyBarrierDiode)组合而成。1.电路结构的改进3.8TTL电路的改进系列第九十一页，共一百四十六页，编辑于2023年，星期三b.用有源泄放电路缩短了电路的传输延迟时间；图3.5.54图3.5.55c.减小电阻值，功耗增加；由于T5为浅饱和，故低电平升高。3.8TTL电路的改进系列第九十二页，共一百四十六页，编辑于2023年，星期三三、低功耗肖特基系列74LS/54LS（Low-PowerSchottkyTTL）3.8TTL电路的改进系列1.电路结构的改进：a.仍然采用抗饱和三极管和有源泄放电路；b.用肖特基二极管SBD代替多发射极三极管；c.增加了D3和D4两个SBD管子,加快管子的开关速度。d.大幅度提高电路中各个电阻的阻值，另将R5接地改为接到输出端。2.74LS系列的优点传输延迟时间短,功耗降低第九十三页，共一百四十六页，编辑于2023年，星期三3.8TTL电路的改进系列1.74AS系列（AdvancedSchottkyTTL）：2.74ALS系列（AdvancedLow-PowerSchottkyTTL）为了降低延迟－功率积（dp积），采用较高阻值电阻，缩小器件的尺寸，在电路也做了局部的改进。其dp积是74系列门电路中最小的一种。电路和74LS系列相似，但采用低阻值电阻，故传输延迟时间较短，工作速度提高。但功耗要74LS系列的大些。四、74AS和74ALS系列注：在不同系列的TTL器件中，只要器件型号的后几位数码相同，则其逻辑功能、外形尺寸、引脚排列就完全相同。第九十四页，共一百四十六页，编辑于2023年，星期三第九十五页，共一百四十六页，编辑于2023年，星期三3.9CMOS门电路

CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国际MC54HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS）第九十六页，共一百四十六页，编辑于2023年，星期三一、MOS管的类型和符号a.增强型NMOS3.9.1MOS管(绝缘栅）的开关特性b.增强型PMOS第九十七页，共一百四十六页，编辑于2023年，星期三3.9.1MOS管(绝缘栅）的开关特性图3.3.2NMOS管共源极接法电路及其输出特性第九十八页，共一百四十六页，编辑于2023年，星期三(a)(b)3.9.1MOS管(绝缘栅）的开关特性开启电压当vGS<VGS(th)，管子截止，iD=0,ROFF>109ΩVGS>VGS

(th)

时,管子导通，iD∝V2GS，RON<1kΩ第九十九页，共一百四十六页，编辑于2023年，星期三3.9.1MOS管(绝缘栅）的开关特性当vGS>VGS(th)，管子截止，iD=0VGS<VGS

(th)

时,管子导通，iD∝V2GS第一百页，共一百四十六页，编辑于2023年，星期三3.9.2CMOS反相器的电路结构和工作原理一、CMOS反相器的电路结构及工作原理其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管.它们构成互补对称电路1.结构：第一百零一页，共一百四十六页，编辑于2023年，星期三3.9.2CMOS反相器的电路结构和工作原理|VGS（th）P|

＝VGS（th）NVDD>|VGS（th)P|+VGS(th)N，2.工作原理当vI＝VIL＝0为低电平时第一百零二页，共一百四十六页，编辑于2023年，星期三3.9.2CMOS反相器的电路结构和工作原理当vI＝VIH＝VDD为高电平时第一百零三页，共一百四十六页，编辑于2023年，星期三特点

1.无论vI是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；2.由于无论输入为低电平还是高电平，T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。3.9.2CMOS反相器的电路结构和工作原理第一百零四页，共一百四十六页，编辑于2023年，星期三AB段：输入低电平CD段：输入高电平图3.3.11CMOS反相器的电压传输特性二、电压传输特性和电流传输特性1.电压传输特性3.9.2CMOS反相器的电路结构和工作原理第一百零五页，共一百四十六页，编辑于2023年，星期三BC段：图3.3.11CMOS反相器的电压传输特性T1、T2同时导通，若T1、T2参数完全相同，则第一百零六页，共一百四十六页，编辑于2023年，星期三2.电流传输特性图3.3.12CMOS反相器的电流传输特性AB段：输入低电平输出漏极电流近似为零电流传输特性是反相器的漏极电流随输入电压变化曲线。CD段：输入高电平3.3.2CMOS反相器的电路结构和工作原理第一百零七页，共一百四十六页，编辑于2023年，星期三BC段：图3.3.12CMOS反相器的电流传输特性T1、T2同时导通，有电流iD同时通过，且在vI＝VDD/2附近处，漏极电流最大。3.9.2CMOS反相器的电路结构和工作原理第一百零八页，共一百四十六页，编辑于2023年，星期三3.9.2CMOS反相器的电路结构和工作原理图3.3.14VDD对电压传输特性的影响结论：可以通过提高VDD来提高噪声容限三、输入端噪声容限图3.3.13CMOS反相器输入噪声容限示意图第一百零九页，共一百四十六页，编辑于2023年，星期三3.9.3CMOS反相器的静态输入和输出特性一、输入特性输入特性是从CMOS反相器输入端看其输入电压与电流的关系。由于MOS管的栅极和衬底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。第一百一十页，共一百四十六页，编辑于2023年，星期三0≤vI≤VDD，输入端保护电路不起作用。当vI>VDD+VF时，D1导通，将栅极电位vG钳位在VDD+VF，而当vI<-VF时，D2导通，将栅极电位vG钳位在－VF图3.3.15CMOS反相器的两种常用保护电路3.9.3CMOS反相器的静态输入和输出特性第一百一十一页，共一百四十六页，编辑于2023年，星期三3.9.3CMOS反相器的静态输入和输出特性图3.3.16CMOS反相器的输入特性D1、D2截止D1或D2导通D1或D2导通第一百一十二页，共一百四十六页，编辑于2023年，星期三二、输出特性1.低电平输出特性在输入为高电平，即vI＝VIH＝VDD时，此时T1截止，T2导通，电流从负载注入T2，输出电压VOL随电流增加而提高。图3.3.17输出为低电平时的电路3.9.3CMOS反相器的静态输入和输出特性第一百一十三页，共一百四十六页，编辑于2023年，星期三3.9.3CMOS反相器的静态输入和输出特性实际上是T2管漏极电流iD和漏源电压vDS之间的关系第一百一十四页，共一百四十六页，编辑于2023年，星期三3.9.3CMOS反相器的静态输入和输出特性2.高电平输出特性图3.3.18输出为高电平时的电路电流的实际方向与所设方向相反在输入为低电平，即vI＝VIL＝0时，此时T1导通，T2截止，电流从T1管流出到负载，输出电压VOH＝VDD－IOHRON1随电流增加而下降。第一百一十五页，共一百四十六页，编辑于2023年，星期三3.9.3CMOS反相器的静态输入和输出特性图3.3.19输出为高电平时的输出特性高电平输出特性也和管子的输出特性有关，而且vGS越负，电压下降的越少第一百一十六页，共一百四十六页，编辑于2023年，星期三3.9.4CMOS反相器的动态特性一、传输延迟时间tPHL和tPLHCMOS电路tPHL＝tPLH第一百一十七页，共一百四十六页，编辑于2023年，星期三二、交流噪声容限3.9.4CMOS反相器的动态特性图3.3.20交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系它反映CMOS反相器的动态抗干扰能力。其中tw

是脉冲宽度。VNA=f（tw）第一百一十八页，共一百四十六页，编辑于2023年，星期三三、动态功耗3.9.4CMOS反相器的动态特性电容充放电的功耗为第一百一十九页，共一百四十六页，编辑于2023年，星期三两个管子同时导通时的功耗PT为3.9.4CMOS反相器的动态特性第一百二十页，共一百四十六页，编辑于2023年，星期三总的动态功耗为3.9.4CMOS反相器的动态特性CMOS反相器的总功耗静态功耗和动态功耗之和，即第一百二十一页，共一百四十六页，编辑于2023年，星期三3.9.5其他类型的CMOS逻辑门1.CMOS与非门T1、T3为两个串联的PMOS，T2、T4为两个并联的NMOS图3.3.21CMOS与非门一、其他逻辑功能的CMOS门电路第一百二十二页，共一百四十六页，编辑于2023年，星期三T1、T3为两个并联的PMOS，T2、T4为两个串联的NMOS2.或非门：3.9.5其他类型的CMOS逻辑门图3.3.22CMOS或非门第一百二十三页，共一百四十六页，编辑于2023年，星期三3.带缓冲级的CMOS门电路3.9.5其他类型的CMOS逻辑门上面电路存在的问题：①输出电阻RO受输入状态的影响；第一百二十四页，共一百四十六页，编辑于2023年，星期三②输出的高低电平受输入端数目的影响3.9.5其他类型的CMOS逻辑门输入端数目愈多，低电平VOL越高；输出高电平VOH也提高③输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同第一百二十五页，共一百四十六页，编辑于2023年，星期三

改进电路均采用带缓冲级的结构，如图3.3.23为带缓冲级的CMOS与非门电路3.9.5其他类型的CMOS逻辑门图3.3.23带缓冲级的与非门第一百二十六页，共一百四十六页，编辑于2023年，星期三二、漏极开路输出的门电路（OD门）3.9.5其他类型的CMOS逻辑门图3.3.24OD输出与非门74HC03电路结构图OD门1.结构和符号第一百二十七页，共一百四十六页，编辑于2023年，星期三3.9.5其他类型的CMOS逻辑门图3.3.2５OD门的逻辑符号2.工作原理在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上。第一百二十八页，共一百四十六页，编辑于2023年，星期三3.9.5其他类型的CMOS逻辑门电平转换第一百二十九页，共一百四十六页，编辑于2023年，星期三图3.3.27线与逻辑电路的接法3.9.5其他类型的CMOS逻辑门第一百三十页，共一百四十六页，编辑于2023年，星期三4.上拉电阻RL的计算3.9.5其他类型的CMOS逻辑门①OD门输出为高电平第一百三十一页，共一百四十六页，编辑于2023年，星期三②OD门输出为低电平3.9.5其他类型的CMOS逻辑门OD门输出低电平最大值第一百三十二页，共一百四十六页，编辑于2023年，星期三三、CMOS传输门3.9.5其他类型的CMOS逻辑门T1为NMOS管，T2为PMOS管，C和C为互补控制信号图3.3.33CMOS传输