逻辑运算与集成逻辑门

逻辑运算与集成逻辑门第一页，共七十三页，编辑于2023年，星期二§2.1基本逻辑关系§2.2门电路概述§2.3TTL与非门§2.4其它类型的TTL门电路§2.5MOS门电路第二页，共七十三页，编辑于2023年，星期二逻辑变量、逻辑函数、真值表一、逻辑函数与逻辑变量一个结论成立与否，取决于与其相关的前提条件是否成立。结论与前提条件之间的因果关系叫逻辑函数。通常记作：F=f(A,B,C,…)

逻辑函数F也是一个逻辑变量，叫做因变量或输出变量。A，B，C，…叫做自变量或输入变量。第三页，共七十三页，编辑于2023年，星期二逻辑变量只有“真”、“假”两种可能，在逻辑数学中，把“真”、“假”称为逻辑变量的取值，简称逻辑值。通常用“1”表示“真”，用“0”表示“假”，称之为正逻辑。二、真值表描述逻辑函数F与逻辑变量A之间真假关系的表格，称之为真值表。(a)(b)A

FAF假真真假0110第四页，共七十三页，编辑于2023年，星期二基本逻辑关系：与

(and)、或

(or)

非(not)。§2.1基本逻辑关系一、“与”逻辑与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”EFABC第五页，共七十三页，编辑于2023年，星期二&ABCF逻辑符号：AFBC00001000010011000010101001101111逻辑式：F=A•B•C逻辑乘法逻辑与真值表EFABC真值表特点:

任0则0,全1则1与逻辑运算规则：0•0=00•1=01•0=01•1=1第六页，共七十三页，编辑于2023年，星期二二、“或”逻辑AEFBC或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”第七页，共七十三页，编辑于2023年，星期二AFBC00001001010111010011101101111111真值表1ABCF逻辑符号：逻辑式：F=A+B+C逻辑加法逻辑或AEFBC真值表特点：

任1则1,全0则0。或逻辑运算规则:0+0=00+1=11+0=11+1=1第八页，共七十三页，编辑于2023年，星期二三、“非”逻辑“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”AEFR第九页，共七十三页，编辑于2023年，星期二逻辑符号：逻辑非逻辑反AF0110真值表AEFR真值表特点:1则0,0则1。逻辑式：运算规则：AF1第十页，共七十三页，编辑于2023年，星期二四、几种常用的逻辑关系逻辑“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B、C都具备，则F不发生。&ABCF其他几种常用的逻辑关系如下表：第十一页，共七十三页，编辑于2023年，星期二或非：条件A、B、C任一具备，则F不发生。1ABCF异或：条件A、B有一个具备，另一个不具备则F发生。=1ABCF同或：条件A、B相同，则F发生。ABC=F第十二页，共七十三页，编辑于2023年，星期二与或非运算：逻辑表达式为：第十三页，共七十三页，编辑于2023年，星期二基本逻辑关系小结逻辑符号表示式与&ABYABY≥1或非1YAY=ABY=A+B与非&ABY或非ABY≥1异或=1ABYY=AB第十四页，共七十三页，编辑于2023年，星期二门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路的主要类型：与门、或门、与非门、或非门、异或门等。门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑负逻辑：高电位对应“0”；低电位对应“1”。§2.2门电路概述第十五页，共七十三页，编辑于2023年，星期二100VVcc在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。K开------VO输出高电平，对应“1”。K合------VO输出低电平，对应“0”。VOKVccRVV第十六页，共七十三页，编辑于2023年，星期二门(电子开关)满足一定条件时，电路允许信号通过开关接通。开门状态：关门状态：条件不满足时，信号通不过开关断开。第十七页，共七十三页，编辑于2023年，星期二开关作用二极管反向截止：开关接通开关断开三极管（C,E)饱和区：截止区：开关接通CEB开关断开正向导通：CEB第十八页，共七十三页，编辑于2023年，星期二R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：第十九页，共七十三页，编辑于2023年，星期二一、二极管与门和或门电路1．与门电路第二十页，共七十三页，编辑于2023年，星期二

2．或门电路第二十一页，共七十三页，编辑于2023年，星期二二、三极管非门电路第二十二页，共七十三页，编辑于2023年，星期二1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点：采用类似的方法还可以构成或非门、异或门等。第二十三页，共七十三页，编辑于2023年，星期二§2.3TTL与非门数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:

Transistor—TransistorLogic。第二十四页，共七十三页，编辑于2023年，星期二2.3.1TTL与非门的基本原理一、结构TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100第二十五页，共七十三页，编辑于2023年，星期二输入级输出级中间级+5VABCR1T1R2T2R3FR4R5T3T4T5T1—多发射极晶体管：实现“与”运算。第二十六页，共七十三页，编辑于2023年，星期二+5VABCR1T1R2T2R3FR4R5T3T4T5“非”复合管形式与非门输出级“与”第二十七页，共七十三页，编辑于2023年，星期二1.任一输入为低电平（0.3V）时“0”0.7V不足以让T2、T5导通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100二、工作原理三个PN结导通需2.1V第二十八页，共七十三页，编辑于2023年，星期二+5VFR4R2R13kR5R3T3T4T1T5b1c1ABC0.7V“0”uouo=5-uR2-ube3-ube43.4V高电平！逻辑关系：任0则1。第二十九页，共七十三页，编辑于2023年，星期二+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时第三十页，共七十三页，编辑于2023年，星期二+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V输入、输出的逻辑关系式：逻辑关系：全1则0。第三十一页，共七十三页，编辑于2023年，星期二一、电压传输特性2.3.2TTL与非门的特性和技术参数测试电路&+5Vuiuo第三十二页，共七十三页，编辑于2023年，星期二uo(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线uo(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低点平第三十三页，共七十三页，编辑于2023年，星期二1.输出高电平UOH、输出低电平UOL

UOH2.4V

UOL

0.4V便认为合格。

典型值UOH=3.4V

UOL=0.3V。2.阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4V第三十四页，共七十三页，编辑于2023年，星期二二、输入、输出负载特性&&？1.前后级之间电流的联系分两种情况讨论：

（1）前级输出为高电平时（2）前级输出为低电平时第三十五页，共七十三页，编辑于2023年，星期二前级输出为高电平时前级后级反偏+5VR4R2R5T3T4R1T1+5V级间电流：流出前级，记为IOH（拉电流）。拉电流能力：维持UOH时，所允许的最大拉电流值。第三十六页，共七十三页，编辑于2023年，星期二前级输出为低电平时前级后级R1T1+5V级间电流：流入前级，记为IOL

，约1.4mA。称为灌电流。+5VR2R13kT2R3T1T5b1c1第三十七页，共七十三页，编辑于2023年，星期二灌电流的计算饱和压降R1T1+5V+5VR2R13kT2R3T1T5b1c1第三十八页，共七十三页，编辑于2023年，星期二2.扇出系数扇出系数：与非门电路输出能驱动同类门的个数。IiH1IiH3IOH前级输出为高电平时：+5VR4R2R5T3T4T1前级T1T1IiH2第三十九页，共七十三页，编辑于2023年，星期二T1T1T1+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时：与非门的扇出系数一般是10。第四十页，共七十三页，编辑于2023年，星期二3.输入端通过电阻R接地Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC问题：这时，输入是“1”还是“0”？第四十一页，共七十三页，编辑于2023年，星期二R较小时：ui<UT

，

T2不导通，输出高电平。R增大时：Ruiui=UT时，输出低电平。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRui第四十二页，共七十三页，编辑于2023年，星期二+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRui计算临界电阻值：即：当R1.45k时，可以认为输入为“1”；当R<1.45k时，可以认为输入为“0”。第四十三页，共七十三页，编辑于2023年，星期二以上分析说明：悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。TTL与非门在使用时多余输入端处理：1.接+5V。2.若悬空，UI=“1”。3.输入端并联使用。第四十四页，共七十三页，编辑于2023年，星期二4.平均传输时间tui0tuo050%50%tpd1tpd2典型值：310ns第四十五页，共七十三页，编辑于2023年，星期二如：TTL门电路芯片（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介外形&&&1413121110

9

8

1

2

3

4

5

6

7&管脚电源VCC（+5V）第四十六页，共七十三页，编辑于2023年，星期二§2.4其它类型的TTL门电路2.4.1集电极开路的与非门（OC门）一、问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1&ABEF&CDG能否“线与”？（OpenCollector)第四十七页，共七十三页，编辑于2023年，星期二+5VR4R2T3T4T5R3TTL与非门的输出电阻很低。这时，直接线与会使电流i

剧烈增加。i功耗T4热击穿UOL与非门2：不允许直接“线与”与非门1

截止与非门2

导通UOHUOL与非门1：i+5VR4R2T3T4T5R3问题：TTL与非门能否直接线与？第四十八页，共七十三页，编辑于2023年，星期二RLUCC集电极悬空+5VFR2R13kT2R3T1T5b1c1ABC&符号应用时输出端要接一上拉负载电阻RL。二、OC门结构特点：RL

和UCC

可以外接。F=ABC第四十九页，共七十三页，编辑于2023年，星期二1.OC门可以实现“线与”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级RLUCCRLT5T5T5F=F1F2F3OC门的应用第五十页，共七十三页，编辑于2023年，星期二②实现电平转换——抬高输出高电平。

OC门输出的低电平UOL=UCES5≈0.3V，高电平UOH=UCC-ICEO5RC≈UCC。所以，改变电源电压可以方便地改变其输出高电平。

OC门的这一特性，被广泛用于数字系统的接口电路，实现前级和后级的电平匹配。第五十一页，共七十三页，编辑于2023年，星期二

③驱动非逻辑性负载。图2-22(a)是用来驱动发光二极管(LED)的。当OC门输出UOL时，LED导通发光；当OC门输出UOH时，LED截止熄灭。第五十二页，共七十三页，编辑于2023年，星期二2.4.2三态门E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构第五十三页，共七十三页，编辑于2023年，星期二+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理1.控制端E=0时的工作情况：01截止第五十四页，共七十三页，编辑于2023年，星期二+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2.控制端E=1时的工作情况：10导通截止截止高阻态第五十五页，共七十三页，编辑于2023年，星期二&ABF符号功能表三、三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用第五十六页，共七十三页，编辑于2023年，星期二E1E2E3公用总线０１０三态门主要作为TTL电路与总线间的接口电路。四、三态门的用途工作时，E1、E2、E3分时接入高电平。第五十七页，共七十三页，编辑于2023年，星期二§2.5MOS门电路MOS电路的特点：2.是电压控制元件，静态功耗小。3.允许电源电压范围宽（318V）。4.扇出系数大，抗噪声容限大。优点1.工艺简单，集成度高。缺点：工作速度比TTL低。第五十八页，共七十三页，编辑于2023年，星期二2.5.1

CMOS

反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V

0V-10V截止导通10V10V10V

0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10第五十九页，共七十三页，编辑于2023年，星期二A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10V2.5.2CMOS逻辑门第六十页，共七十三页，编辑于2023年，星期二或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

B

TN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2VN输入的或非门的电路的结构?输入端增加有什么问题?第六十一页，共七十三页，编辑于2023年，星期二1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。2.5.3CMOS漏极开路（OD）门+VDDTN1TN2AB+VDDAB01第六十二页，共七十三页，编辑于2023年，星期二（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;第六十三页，共七十三页，编辑于2023年，星期二(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。第六十四页，共七十三页，编辑于2023年，星期二只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)第六十五页，共七十三页，编辑于2023年，星期二当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。

第六十六页，共七十三页，编辑于2023年，星期二2.5.4CMOS传输门(双向模拟开关)1.CMOS传输门电路逻辑符号υI

/υOυo/