




下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
Tco探秘(原创)getmoon@希望大家喜欢,如果有什么不正确之处,请指出,必改。何为Tco在FPGA中,Tco有两种:触发器Tco管脚输出Tco触发器Tco由FPGA的器件速度等级,工艺决定。一般在几百ps左右。管脚输出Tco是指从输出触发器信号从管脚输出的延迟。本文指讨论管脚Tco。Tco的作用在FPGA和外部芯片由同步通信时,Tco是保证系统能够工作与设定频率的重要因素。假设当前A芯片输出信号到B芯片。为了能够使A芯片的数据达到B芯片,并且满足B芯片的setup/hold时间要求。必须保证,A芯片的Tco+B芯片的Tsu<TTco的组成Tco的延迟有三部分组成:输出触发器的触发器Tco输出触发器输出管脚到IOE的走线延迟IOE内部延迟在这3个延迟中,触发器内部Tco非常小,只有几百个ps,相对于其他两个延迟,可以忽略不计。4.Tco的优化为了优化Tco,quartus提供了一个优化选项,就是“FastOutputRegister"。意思是使用IOE中的输出寄存器直接用于逻辑寄存器。这样可以减少输出寄存器到pad的走线距离,达到优化Tc0的目的。另外,quartus的Tco的计算方法和前面有所不同,quartus的Tco的计算如下所示:输入时钟管脚和输出触发器时钟之间的skew触发器内部Tco触发器->IOE->pad延迟可以看出,3小节提到的计算方法是以输出触发器的时钟为参考的延迟。而quartus计算的方法是以时钟输入管脚为参考。Quartus的分析如下所示:Info:Slacktimeis15psforclock"Clk[0]"betweensourceregister"out[3]~reg0"anddestinationpin"out[3]”Info:+tcorequirementforsourceregisteranddestinationpinis5.000nsInfo:-tcofromclocktooutputpinis4.985nsInfo:+Longestclockpathfromclock"Clk[0]"tosourceregisteris2.401nsInfo:1:+IC(0.000ns)+CELL(1.469ns)=1.469ns;Loc.=PIN_29;Fanout=4;CLKNode='Clk[0]'Info:2:+IC(0.723ns)+CELL(0.209ns)=2.401ns;Loc.=IOC_X0_Y1_N0;Fanout=1;REGNode='out[3]~reg0'Info:Totalcelldelay=1.678ns(69.89%)Info:Totalinterconnectdelay=0.723ns(30.11%)Info:+Microclocktooutputdelayofsourceis0.664nsInfo:+Longestregistertopindelayis1.920nsInfo:1:+IC(0.000ns)+CELL(0.000ns)=0.000ns;Loc.=IOC_X0_Y1_N0;Fanout=1;REGNode='out[3]~reg0'Info:2:+IC(0.000ns)+CELL(1.920ns)=1.920ns;Loc.=PIN_59;Fanout=0;PINNode='out[3]'Info:Totalcelldelay=1.920ns(100.00%)5.Tco使用分析为了分析Tco写了如下一个例子来进行分析。modulecnt1(Clk,Reset_,in,out);input [0:0]Clk;input [0:0]Reset_;input[3:0]in;output[3:0]out;reg[3:0]out;always@(posedgeClk)beginif(!Reset_)out<=0;elseout<=in;endendmodule该例子非常简单,仅仅是将输入数据打一拍输出。
Stepl:选用器件EP1C6Q240C8.Fmax=80M,没有使用任何约束和优化选项。我们获得的结果Tco是:SlackRequiredtcoActualtcoFromToFromClockN/ANone6.838nsout[0]~reg0out[0]Clk[0]N/ANone6.735nsout[3]~reg0out[3]Clk[0]N/ANone6.734nsout[2]~reg0out[2]Clk[0]N/ANone6.396nsout[1]~reg0out[1]Clk[0]Step2:选用器件EP1C6Q240C6.Fmax=80M.没有使用任何约束和优化选项。我们获得的结果Tco是:SlackRequiredtcoActualtcoFromToFromClockN/ANone5.254nsout[0]~reg0out[0]Clk[0]N/ANone5.177nsout[3]~reg0out[3]Clk[0]N/ANone5.175nsout[2]~reg0out[2]Clk[0]N/ANone4.916nsout[1]~reg0out[1]Clk[0]小结:通过对比stepl和step2可以看出,选用的器件不同,Tco有着较大的差别。Step3:选用器件EP1C6Q240C6.Fmax=80M.Tco约束5ns.没有优化选项。我们获得的结果Tco是:SlackRequiredtcoActualtcoFromToFromClockN/A5ns4.985nsout[0]~reg0out[0]Clk[0]N/A5ns4.985nsout[3]~reg0out[3]Clk[0]N/A5ns4.985nsout[2]~reg0out[2]Clk[0]N/A5ns4.985nsout[1]~reg0out[1]Clk[0]Tco小了,但导致tsu大了,而且th由-2.686ns变为一3.902,三者关系是什么呢?Step4:选用器件EP1C6Q240C6.Fmax=80M.Tco约束5ns,使能“FastOutputRegister".我们获得的结果Tco是:SlackRequiredtcoActualtcoFromToFromClockN/ANone4.985nsout[0]~reg0out[0]Clk[0]N/ANone4.985nsout[3]~reg0out[3]Clk[0]N/ANone4.985nsout[2]~reg0out[2]Clk[0]N/ANone4.985nsout[1]~reg0out[1]Clk[0]Step4:选用器件EP1C6Q240C6.Fmax=80M,没有约束,使能“FastOutputRegister.我们获得的结果Tco是:SlackRequiredtcoActualtcoFromToFromClockN/A5ns4.985nsout[0]~reg0out[0]Clk[0]N/A5ns4.985nsout[3]~reg0out[3]Clk[0]N/A5ns4.985nsout[2]~reg0out[2]Clk[0]N/A5ns4.985nsout[1]~reg0out[1]Clk[0]小结:从step3,4,5和step1,2看出,加上约束或者使能“FastOutputRegister”.使得Tco得到了很大的改善。6.结论本文通过分析Tco的作用,组成,并且通过实际例子对比,获得使用约束,或者“FastOutputRegister”能较好的改善Tco的方法.getmoon@提高同步设计速率的方法:优化设计选用更高速器件约束设置编译时增加优化选项,如FastOutputRegisterQuartus约束设置方法:clk,tsu,th,tpd,tco等可以在Assignment->settings->timinganalysissettings->classictiminganalysissettings另外,多时钟设计时,时钟之间的关系也在这里设置IndividualClocks其它针对管脚的或路径的都在Assignment->AssignmentEditor注意,在FPGA中,Tco有两种:1,触发器Tco2,管脚输出Tco其它,tsu,th,tco应该类似,所以,我们设置的应该都是针对管脚而非触发器的tsu,th,tco脚本怎么编写呢,在哪里运行呢?IOE:anI/Oelement(alsoknownasanI/Ocell)fmax:TheMaximumFrequency(fmax)2.管脚上的Tsu/Tco它是保证系统Famx重要的Timing元素.比如:两个芯片之间工作在100MH乙因为100M的周期为10ns,(现忽略PCB走线的延迟),如果某信号对FPGA来说是输入,那么前级芯片的Tco加上FPGA的Tsu就不能够超过10ns.如果某信号对于FPGA来说是输出,那么FPGA的Tco加上后级芯片的Tsu也不能够超过10ns.只有这样,才能够保证片间通信正常。因此对FPGA的管脚进行适当的Tco/Tsu的时序约束,是至关重要的Timing设计技巧.管脚上的Tsu/Tco分为以下三个部分.1) IOE走线的延迟.这个延迟在管脚的Tsu/Tco延迟中占有相当的比例,Altera的器件为了降低Tsu/Tco在IOE上的延迟,专门在IOE中设置了两种类型的触发器,即:FastInputRegister(FPGA的管脚为输入时,优化Tsu),FastOutputRegister(FPGA的管脚为输出时,用于优化Tco)2)内部逻辑走线的延迟。在Altera的FPGA中,由若干
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025广东云浮云城区“粤聚英才·粤见未来”招聘机关事业单位急需紧缺人才8人 粤港澳大湾区(广东)人才港专场笔试模拟试题及答案解析
- 读《三国演义》有感集锦
- 幼儿园、小学适用-“小手拉大手分类齐步走”垃圾分类实践活动方案
- 适应市场竞争的企业策略
- 逃离外企工作总结
- 部门管理会议
- 2024秋之圆装饰家装公司抖音推广营销方案
- 汽车线束技术要求-征求意见稿
- 人教河南 九年级 下册 语文 第一单元《 祖国啊我亲爱的祖国》习题课 课件
- 人教河南 九年级 下册 语文 第二单元《 溜索》习题课 课件
- 冻猪肉储备投标方案
- 临床科室综合目标管理考核标准
- 2023年广东省深圳市龙华区中考道德与法治二模试卷及答案解析
- 中国书画艺术品投资(山东联盟)知到章节答案智慧树2023年山东财经大学
- 高中学生社会实践活动100例
- 天津渔港防波堤施工组织设计
- 公司样品承认书
- YY/T 1870-2023液相色谱-质谱法测定试剂盒通用要求
- 博科ERP产品介绍
- 后张法预应力T梁预制施工方案
- 丙醇安全技术说明书MSDS
评论
0/150
提交评论