cyusb3014开发板用户手册软件

CYUSB3014的SDK安 介 SDK包含内 SDK安装步骤说 USB3.0的驱动安 USB3.0的LOOPBACK测 EZUSBSUITE编译生成LOOPBACK测试固 Loopback测试步 SPIFLASH起机模式验证测 SPIFLASH测试步 USB3.0的数据吞吐率测 EZUSBSUITE编译生成BULKSINK测试固 基于SPARTAN6开发板的USB3.0SLAVEFIFO测 硬件准 SLAVEFIFO测试步 STREAMIN测试软件准 STREAMIN测试步 基于ARTIX7DDR3开发板的USB3.0SLAVEFIFO测 硬件准 SLAVEFIFO测试步 STREAMIN测试软件准 STREAMIN测试步 基于CYCLONEVSDRAM开发板的USB3.0SLAVEFIFO测 硬件准 SLAVEFIFO测试步 STREAMIN测试步 JLINKV8硬件准 Eclipse调 文献参 版 CYUSB3014的SDK安装介CYUSB3014的开发支持包由Cypress支持和提供，取名为FX3SDK，架构框图如下图所示。里面包含了整套的软件开发环境比如基于EZUSBSuite的IDE和GNU的编译调试套件，FX3相关的嵌入式固件以及整套USBFigure1-1.FX3SDKSDK包含内容FX3_SDK_Windows_v1.3.3.exe。下面详细列出了SDK包含的文件：EZ-USBFX3SDKFirmwareLibraryUSBSuiteFX3SDKforLinuxFX3SDKforMacOSUSBSuiteSourceCodeSDK安装步骤说明下面列出的SDK安装说明均是基于如下的电脑配置：Win1064bit家庭中文版系统，8GB内存，基于X64的处装过程参考。Figure1-2Figure1-3Figure1-4.License点Figure1-5USB3.0的驱动安装Figure2-1Type-B另外将USB线的另一端插入到电SS字样USB端口，此处SSSuperSpeed的意思，有此字样的USB端口都是USB3.0端口。为Figure2-2 Figure2-3当驱动正确安装完成后，USB3.0板子会显示为如Figure2-4.CypressFX3USBBootloaderUSB3.0的Loopback测硬件和软件准USB3.0USB3.0端口后。请将板子的跳线 Figure3-1USBBootFigure3-2Figure3-3BootloaderCypress->EZUSBsuite”：Figure3-4Bootloader Figure3-5点击EZUSBSuite的”File->Import”会显示出如下提示框，选择ExistingProjectintoWorkspace，然后点击Next。Figure3-6Browse选择SDK中的测试例程：用户安装 \EZ-USBFX3SDK\1.3\firmware\basic_examples\. ..Figure3-10.cyfxbulklpautoenum

Figure3-11.打开“开始CypressControlCenter”，具体如下图所示Figure3-12.Figure3-13.选中设备准备导入测试固件，选择”Program->FX3->RAM”。Figure3-14.选择选择工程 Figure3-15.选择的固正确后，USB设备会变成CypressFX3USBBulkloopExampleDevice，具体如下图所示，其他信息可以通过旁边的DescriptorInfo来获取：Figure3-16.CypressFX3USBBulkloopExample填写测试十六进制数据“1234567890ABCDEF”，按照下图所示的步Step2填写发送数Step1:选中BulkoutStep3:点击TransferData-Figure3-17.数据正确发送后，可以看到下图所示的信息框内提示“BULKOUTTransferCompleted”。然后按照下图所示的步骤进行接收数据，检查Loopback回来的数据是否正确。从下图可以看到接收回来的数据都是正确的。Step1选中BulkinStep2:点击TransferData-Figure3-18.另外我们也可以BulkLoop软件来进行大批量数据的读写测试，打开“开CypressBulkFigure3-19.BulkLoopFigure3-20.BulkLoopSPIFlash起机模式验证测USB3.0USB3.0端口。下图所示板子的跳线帽配置可以让CYUSB3014进入SPIFlash起机模式：Figure4-1USBBootFigure4-2SPIFlash按照前面章节所USBBoot方式连接好硬件后，插上USB线，打开“开始->Cypress->ControlCenter”，ControlCenterCypressFX3USBBootloaderDevice，具体如下图所Figure4-3Control打开”Program->FX3->SPIFlash”，弹出文件选择框以后，选择前面章节用EZUSBSuite编译生产成Figure4-4.固件到SPI正确烧写完SPIFlashControlCenter左下角会显SPIFlash烧写成功Figure4-5.成功固件到SPI按照第4章一开始描述的SPIFlash起机方式配置跳线帽，然后按开发板上的复位按钮，可以看到枚举成了CypressFX3USBBulkLoopExampleDevice，说明板子正常的SPIFlash起机了。然后我们可3章节的描述来进行loopback的实验操作，此处就不一一赘述了。USB3.0按照前面章节所USBBoot方式连接好硬件后，插上USB线，打->Cypress->ControlFigure5-1Control点击“开始->Cypress->EZUSBsuite”，然后点击“File->Import”，选择ExistingProjectsintoWorkspace。选择SDK 中的cyfxbulksrcsink工程，具体如下图所示：Figure5-2Control 产

.首先将上述步骤产生的USBBulkSourceSink.img正确进的内部RAM，运行“Program->FX3->Figure5-4.正确完上述固件后，USB设备被枚举成”CypressFX3USBStreamerExamplerFigure5-5.CypressFX3USBStreamerExampler->->Figure5-6.试参数，点击Start按钮进试：.结果取决于开发板用户的测试电脑，但是从整体来讲，USB3.0的通信速率已经远远超过USB2.0标准。Figure5-8.Streamer基于Spartan6开发板的USB3.0SlaveFIFO测5V_IN 5V_IN 9I2S-I2S-I2S-I2S-I2S- .下图是正确的硬件连接例子，由于FPGAUSB3.0开发板之间默认只有共地连接，所以USB3.0开发板供电由USB3.0线提供，FPGA开发板需要额外的5V直流电源供电，电源需同时提供。.本例程主要参考了Cypress提供的例程，整个例程参里面的代码描述可以阅读参考文献【6】使用EZ-USB®FX3™从设FIFO接口进行设计.pdf，本用户手册主要是将此测试例程如何在USB3.0开发板和配套的FPGA测试的步骤进行详细描述。SlaveFIFO配置位32位宽的总线，具体步骤如下面章节描述。打开GPIFDesigner，如下图所示Figure6-3GPIFFigure6-4FX3FirmwareGPIFDesigner里面，选择”FileOpenProject”，然后打开前面解压缩好FX3..确认配置无误后，选择”BuildBuildFigure6-7Build跳出BuildSettings的输出文件路径配置框，确认无误后OKFigure6-8.BuildBuildSettings后，选择“BuildBuildProject”。完成编译后，可以在最下面的输出框里看到产生的新配置文件cyfxgpif2config.h。Figure6-9.Build将上述步骤产生cyfxgpif2config.h拷贝到Release\SW\FX3Firmware_slavefifo2b_ok\SlaveFifoSync并替换原Figure6-10.打开EZUSBSuite，然后打开“File->Import->ExistingProjectsintoWorkspaceSlaveFifoSync工Figure6-11.SlaveFifoSync Figure6-12.SlaveFifoSyncSlaveFIFO发板，XilinxUSBCable的指示灯应由橘黄色转变为绿色以示连接正确。Figure6-13.FPGAXilinxUSBFigure6-14.综合该工程，然后点击ConfigureTargetDevice。在随后弹出的iMPACT软件中，右键选择“InitializeChain”会跳出如下界面，然后选择生成的slavefifo2b_fpga_top.bit：Figure6-15.D3Figure6-16.bit用ControlCenterEZUSBSuite编译产生的SlaveFifoSync.img，正确完成以后，USB就会枚举CypressFX3USBStreamerExampleDeviceFigure6-17.Step2选中Step2选中DataBulkoutStep3选中TransferFile-Figure6-18.Figure6-19.Figure6-20.Step1选中BulkinStep2:点击TransferData-Figure6-21.streamIN由于很多场合USB3.0需配合外部FPGA来高速数据，比如高速ADC，720P/1080P头或者 频流输入等，所以这边采用了SDK的streamIN例程来模拟实现高数速据流的输入测试。Figure6-22.CYUSB3014CypressUZUSBSuite打开上图所示的工程，然后cyfxslfifosync.h文件中的宏定义是打开的，如下所Figure6-23.streamINstreamIN这边进一步赘述，问题可以参面章节的FPGA部分描述。然后，将USB3.0开发板置于USBBootloader模式，SW\FX3Firmware_streamIN_ok\SlaveFifoSync\ 下的SF_streamIN.img：Figure6-24.streamIN测试固完成后，可以看到显示枚举为USBFigure6-25.streamIN测试固如下Bulkinendpoint0x81)选项，然后按“TransferData-IN”按钮，可以看到USB3.0端一Step1选中BulkinStep2:点击TransferData-Figure6-26.另外，也可以通过Cypress提供Streamer软件来检测数据的具体传速率Figure6-27.基于Artix7DDR3开发板的USB3.0SlaveFIFO测首先，将USB3.0开发板的起机方式配置为USBboot后，将USB3.0开发板U2接到XilinxArtix7DDR3板的U7排母上，引脚顺序依次一一对应接上，引脚排针定义如下图所示：I2S-I2S-I2S-I2S-I2S- .下图是正确的硬件连接例子，由于FPGAUSB3.0开发板之间默认只有共地连接，所以USB3.0开发板供电由USB3.0线提供，FPGA开发板需要额外的5V直流电源供电，电源需同时提供。Figure7-2U2排针(USB3.0)U7排母(Artix7FPGA)SlaveFIFO位宽和SlaveFifoSync.img的产生还是参面6.2章节的步骤，基于Artix7的SlaveFIFO测试还是SlaveFIFOFigure7-3Vivado2016.4然后按照下图所示的步骤编bitStep3Step3Step1Figure7-4Vivado2016.4点击Artix7硬件板子，”OpenHardwareManagerOpenTargetAutoFigure7-5Vivado2016.4Figure7-6.Vivado2016.4Figure7-7.Vivado2016.4FPGA完用ControlCenterEZUSBSuite编译产生的SlaveFifoSync.img，正确完成以后，USB就会枚举CypressFX3USBStreamerExampleDeviceFigure7-8.Step2选中Step2选中DataBulkoutStep3选中TransferFile-Figure7-9Figure7-10.Figure7-11.Step1选中BulkinStep2:点击TransferData-Figure7-12.streamINstreamIN首先，Artix-7FPGA这端cyusb3014_streamIN_Artix7_DDR3.zip里面的slaveFIFO2b_fpga_top.bit，具体步骤不在这边进一步赘述，问题可以参面章节的FPGA部分描述。然后，将USB3.0开发板置于USBBootloader模式，SW\FX3Firmware_streamIN_ok\SlaveFifoSync\ 下的SF_streamIN.img：Figure7-13.streamIN测试固完成后，可以看到显示枚举为USBFigure7-14.streamIN测试固如下Bulkinendpoint0x81)选项，然后按“TransferData-IN”按钮，可以看到USB3.0端一Step1选中BulkinFigure7-15.另外，也可以通过Cypress提供Streamer软件来检测数据的具体传速率Figure7-16.基于CycloneVSDRAM开发板的USB3.0SlaveFIFO测首先，将USB3.0开发板的起机方式配置为USBboot模式后，将USB3.0开发板的排U2接到AlCycloneVSDRAM板的U7排母上，引脚顺序依次一一对应接上，引脚排针定义如下图所示：

I2S-I2S-I2S-I2S-I2S-I2S-I2S-I2S-

.下图是正确的硬件连接例子，由于FPGAUSB3.0开发板之间默认只有共地连接，所以USB3.0开发板供电由USB3.0线提供，FPGA开发板需要额外的5V直流电源供电，电源需同时提供。Figure8-2U2排针(USB3.0)U7排母(CycloneVFPGA)SlaveFIFO位宽和SlaveFifoSync.img的产生还是参面6.2章节的步骤，基于CycloneV的SlaveFIFO测试SlaveFIFOFigure8-3QuartusIIPrime15.1然后按照下图所示的步骤编bitFigure8-4QuartusIIPrime15.1点击自动连接CycloneV硬件板子，”Tools→Programmer→AutoFigure8-5Vivado2016.4Figure8-6.Vivado2016.4用ControlCenterEZUSBSuite编译产生的SlaveFifoSync.img，正确完成以后，USB就会枚举CypressFX3USBStreamerExampleDeviceFigure8-7.Step2:选中DataStep1:选中BulkoutStep3:选中TransferFile-Figure8-8Figure8-9Figure8-10.Step1选中BulkinStep2:点击TransferData-streamIN

Figure8-11.首先，CycloneVFPGA这端cyusb3014_streamIN_CycloneV.zip里面的StreamIN.sof，具体步骤不在这边进一步赘述，问题可以参面章节的FPGA部分描述。然后，将USB3.0开发板置于USBBootloader模式，SW\FX3Firmware_streamIN_ok\SlaveFifoSync\ 下的SF_streamIN.img：Figure8-12.streamIN测试固完成后，可以看到显示枚举为USBFigure8-13.streamIN测试固如下Bulkinendpoint0x81)选项，然后按“TransferData-IN”按钮，可以看到USB3.0端一Step1选中B