射频本振设计

1本振单元一般设计方法锁相环的主要组成单元：鉴相器(phasedetector),环路滤波器(loopfilter),压控振荡器(voltagecontroloscillator)各单元关键指标：鉴相器：参考频率范围(MHz)鉴相频率范围(MHz)参考频率功率范围(Vpp)电荷泵增益(mA) 检相灵敏度1HzNormalizedPhaseNoiseFloor(dBc/Hz)环路滤波器：有源滤波器(activefilter)优点：检相器输出电压范围可小于VCO需求范围缺点：噪声大、成本高、尺寸大无源滤波器(passivefilter)优点：噪声小、成本低、尺寸小缺点：VCO调谐电压需求大于电荷泵电压压控振荡器：调谐灵敏度(MHz/V)输出频率范围(MHz)输出功率范围(dBm)相位噪声(dBc/Hz)谐波抑制(dBc)

1.3系统关键指标：频率范围频率步进相位噪声(phasenoise)杂散(spur)锁定时间(locktime)相位余量和环路带宽2目前板卡中锁相环的设计在目前RRU的设计中，本振模块选用的是NATIONALSEMICONDUCTOR公司的IC锁相环LMX2531系列，其功能框图如图1图1所示VtuneFoulFtEsVLD55图1PLL功能框图OSCinQiSCirrDATACLKLkVtuneFoulFtEsVLD55图1PLL功能框图OSCinQiSCirrDATACLKLkQEVregVCOVratVCOFLiXJR——Wr-RDividerLMX2531是芯片级的锁相环，因采用小数分频模式，鉴相频率较高，相对整数分频的器件带内相噪较好，弥补了内部集成VCO性能一般的劣势，同时因环路滤波器环路带宽相RDividerLMX2531内部集成了参考分频器、可编程分频器、鉴相器、第三、四阶环路滤波器、告警电路、超低噪声LDO及抑制小数杂散的电路，功能强大、封装较小、对直流电源噪声指标要求较低。图2为LMX2531的典型应用，PLL外围电路的设计以此为依据。由于目前设计对频率锁定时间要求较低，所以不需要快速锁定功能，去掉R2PLF。

TCXOVccPULVccDIGVocVCOVOCBUFPower1™—ILLLMX2531山CJ山1W蓝QN-JU£VregPLLiVregPlLIVregDlGVregVCOTCXOVccPULVccDIGVocVCOVOCBUFPower1™—ILLLMX2531山CJ山1W蓝QN-JU£VregPLLiVregPlLIVregDlGVregVCOVrafVCQVregBUF1O0pFMicrocontroller图2LMX2531的典型应用2.1设计主要考虑因素1.环路带宽锁相环环路带宽内的相位噪声主要由参考信号、分频器（R和N）和鉴相器的噪声决定；环路带宽外的相位噪声主要由VCO的噪声决定。为了达到对噪声的最佳抑制，只要把环路带宽f选择在VCO的相位噪声和锁相环环路带宽内相位噪声相等时对应的交点频率上，锁n相环输出的相位噪声功率就最小。LMX2531系列的锁相环环路带宽内相位噪声的近似计算公式如下：相位噪声=相位噪声本底+101og（鉴相频率）+201og（分频次数）2.杂散杂散是锁相环设计中的一个重要问题。最常见的杂散为鉴相泄漏，主要是由于电荷泵不匹配和电荷泵泄漏引起的。它出现在距离本振频率整数倍鉴相频率处。因目前的设计中鉴相频率值选用较大，所以环路滤波器对杂散抑制较大，一般都在80dBc以下，对性能的影响可忽略。在设计中，主要用提高鉴相频率和优化环路滤波器的方法来抑制鉴相杂散。电源和参考信号也会引入一定的杂散，需要用噪声低的LDO抑制电源噪声，使环路带宽尽量窄以抑制带外参考杂散，同时也需要有较高质量的参考信号。LMX2531为小数分频器件，所以小数分频引入的杂散也需关注。小数杂散出现的频率为中心频率土鉴相频率*k/NUM（k=l、2...NUM其中NUM为小数分频的分母）。小数分频杂波可通过提高▽-》调制器的级数和为小数分频序列增加随机性来抑制。这两种方式在芯片内部处理单元中都已包含，可通过修改相应寄存器数值选择使用。整数边界杂散会固定产生在鉴相频率整数倍处，当本振频点距离鉴相频率整数倍很近时，由于环路滤波器对其抑制很小，从而使整数边界杂散较大，在设计时最好能提高鉴相频率，选择合适的鉴相频率来避开整数边界杂散。目前设计优缺点及改进方法优点目前使用的器件采用了内部集成VCO,应用方便，节省PCB面积。缺点应用不够灵活，相噪指标可优化空间不大。3.改进方法主要需要考虑对杂散和相噪进行优化。影响本振杂散和相噪的因素主要分为两部分，一部分为锁相环内部因素，主要指VCO的性能，环路带宽的设计等，一部分为外部因素，主要指的是提供给锁相环的参考信号和电源。从外部因素考虑，为了获得较好质量的本振信号，需要保证参考信号和电源的质量。从内部因素考虑，对于杂散，目前存在的最大问题是整数杂散的问题，如果要求本振可用范围比较宽，可以提高鉴相频率，选择合适的鉴相频率避开整数杂散点。1mx2531系列的鉴相频率最高到32MHz,如果需要更高的鉴相频率需要更换其他芯片，例如1mx2541系列，但会增加成本。对于相噪的优化，目前芯片级集成V