第16讲半导体存储器和可编程逻辑器件

第16讲半导体存储器和可编程逻辑器件第一页，共98页。16.1概述16.1.1集成电路分类包括门、触发器、计数器、译码器、数据选择器。（一）标准中小规模集成电路标准产品的特点是：批量大，成本低，价格便宜。是数字系统传统设计中使用的主要逻辑器件。缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。第二页，共98页。（二）微处理器缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。第三页，共98页。半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。它用于存放二进制信息，每一片存储芯片包含大量的存储单元，每一个存储单元由唯一的地址代码加以区分。（三）半导体存储器第四页，共98页。（四）专用集成电路（ASIC）（ApplicationSpecificIntegratedCircuit）ASIC是为满足一种或几种特定功能而设计制造的集成电路芯片，其密度高。ASIC芯片能取代由若干个中小规模电路组成的电路板，甚至一个完整的数字系统。ASIC分类全定制（FullcustomdesignIC):半导体生产厂家根据用户的特定要求专门设计并制造。半定制（Semi-customdesignIC):半导体生产厂家设计并制造出的标准的半成品芯片，逻辑功能由用户开发。半定制电路可分为：1、

门阵列（GateArray)2、可编程逻辑器件(PLD)第五页，共98页。16.2半导体存储器16.2.1半导体存储器概述半导体存储器是用半导体器件来存储二值信息的大规模集成电路。优点:集成度高、功耗小、可靠性高、价格低、体积小、外围电路简单、便于自动化批量生产等。第六页，共98页。（一）

半导体存储器的分类（1）按存取方式分类只读存储器（ReadOnlyMemory，ROM）随机存取存储器（RandomAccessMemory，RAM）ROM存放固定信息,只能读出信息,不能写入信息.当电源切断时,信息依然保留.RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元.第七页，共98页。（2）按制造工艺分类双极型半导体存储器MOS型半导体存储器以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储器。以MOS触发器或电荷存储结构为基本存储单元，具有集成度高、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用作主存储器。第八页，共98页。（二）

半导体存储器的主要技术指标（1）存储容量指存储器所能存放的二进制信息的总量（2）存取时间一般用读（或写）周期来描述，连续两次读（或写）操作的最短时间间隔称为读（或写）周期。第九页，共98页。ROM是存储固定信息的存储器。ROM中的信息是由专用装置预先写入的，在正常工作过程中只能读出不能写入。

特点：ROM属于非易失性存储器，即信息一经写入，即便掉电，写入的信息也不会丢失。用途：用来存放不需要经常修改的程序或数据，如计算机系统中的CMOS程序、系统监控程序、显示器字符发生器中的点阵代码等。16.2.2只读存储器(ROM)第十页，共98页。（2）一次性可编程ROM（ProgrammableReadOnlyMemory即PROM）出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。

按照数据写入方式特点不同，ROM可分为以下几种：（1）掩膜ROM。厂家把数据写入存储器中，用户无法进行任何修改。（3）光可擦除可编程ROM（ErasableProgrammableReadOnlyMemory即EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。1.ROM的分类第十一页，共98页。（5）快闪存储器（FlashMemory）。是新一代电信号擦除的可编程ROM。它既吸收了EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除快捷的特性，而且集成度可以做得很高。（4）电可擦除可编程ROM

（ElectricalErasableProgrammableReadOnlyMemory即E2PROM）

。也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。第十二页，共98页。

⑴

存储矩阵是存放信息的主体，它由许多存储单元排列组成。每个存储单元存放一位二值代码(0或1)，若干个存储单元组成一个“字”(也称一个信息单元)。2.ROM的结构ROM的电路由地址译码器、存储矩阵和输出控制电路三部分组成。第十三页，共98页。字线⑵地址译码器有n条地址输入线A0~An-1，2n条译码输出线W0~W2n-1，每一条译码输出线Wi称为“字线”，它与存储矩阵中的一个“字”相对应。第十四页，共98页。

每当给定一组输入地址时，译码器只有一条输出字线Wi被选中，该字线可以在存储矩阵中找到一个相应的“字”，并将字中的m位信息Dm-1~D0送至输出缓冲器。读出Dm-1~D0的每条数据输出线Di也称为“位线”，每个字中信息的位数称为“字长”。位线第十五页，共98页。⑶输出缓冲器是ROM的数据读出电路，通常用三态门构成，它不仅可以实现对输出数据的三态控制，以便与系统总线联接，还可以提高存储器的带负载能力。第十六页，共98页。2.存储容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220。3.存储容量及其表示

指存储器中基本存储单元的数量例如，一个328的ROM，表示它有32个字，

字长为8位，存储容量是328=256。

对于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

；答：64K8，表示该ROM它有64K=216个字，字长为8位。一般用“字数字长(即位数)”表示地址线

数据线8条例：指出64K×8的ROM存储容量为多少？至少需要几根地址线和数据线。故存储容量是：64K8=512K

地址线数n与字数N的关系：数据线数=位数第十七页，共98页。3.存储单元结构4.存储单元结构

(1)

固定ROM的存储单元结构

二极管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1接半导体管后成为储1单元；若不接半导体管，则为储0单元。第十八页，共98页。(2)PROM的存储单元结构

PROM出厂时，全部熔丝都连通，存储单元的内容为

全1(或全0)。用户可借助编程工具将某些单元改写为0

(或1)

，这只要将需储0(或1)单元的熔丝烧断即可。熔丝烧断后不可恢复，因此PROM只能一次编程。

二极管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔丝熔丝熔丝第十九页，共98页。(3)

可擦除PROM的存储单元结构

EPROM利用编程器写入数据，用紫外线擦除数据。其集成芯片上有一个石英窗口供紫外线擦除之用。芯片写入数据后，必须用不透光胶纸将石英窗口密封，以免破坏芯片内信息。

E2PROM也是利用编程器写入数据，但用电擦除数据，并且能擦除与写入一次完成，性能更优越。可重复擦写1万次以上。用一个特殊的浮栅MOS管替代熔丝。快闪只读存储器是在吸收E2PROM擦写方便和EPROM结构简单、编程可靠的基础上研制出来的一种新型器件。擦除次数：次保存时间：100年第二十页，共98页。(二)地址译码器5.地址译码器从ROM中读出哪个字由地址码决定。地址译码器的作用是：根据输入地址码选中相应的字线，使该字内容通过位线输出。存储矩阵中存储单元的编址方式单译码编址方式双译码编址方式适用于小容量存储器。适用于大容量存储器。第二十一页，共98页。一个n

位地址码的ROM有2n

个字，对应2n

根字线，选中字线Wi

就选中了该字的所有位。D1≈D7≈地址译码器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………单地址译码方式328存储器的结构图⑴

单地址译码方式

328存储矩阵排成32行8列，每一行对应一个字，每一列对应32个字的同一位。32个字需要5根地址输入线。当A4~A0

给出一个地址信号时，便可选中相应字的所有存储单元。例如，当A4~A0=00000时，选中字线W0，可将(0，0)~(0，7)

这8个基本存储单元的内容同时读出。第二十二页，共98页。地址码分成行地址码和列地址码两组A5≈A7≈行地址译码器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………双地址译码方式256字存储器的结构图A2列

地

址

译

码

器A6Y1Y15Y0⑵

双地址译码方式例如当

A7~A0=00001111时，X15

和Y0

地址线均

为高电平，字W15被选中，其存储内容被读出。若采用单地址译码方式，则需256根内部地址线。

256字存储器需要8根地址线，分为A7~A4

和A3~A0两组。A3~A0

送入行地址译码器，产生16根行地址线(Xi)；A7~A4送入列地址译码器，产生16根列地址线(Yi)。存储矩阵中的某个字能否被选中，由行、列地址线共同决定。第二十三页，共98页。地址数据A1A0D3D2D1D00001101101011010011111106.二极管固定ROM举例

后图为存放表中数据的具有两位地址输入和四位数据输出的ROM结构图，其存储单元及地址译码器均用用二极管构成。第二十四页，共98页。图中，W0~W3四条字线分别选择存储矩阵中的四个字，每个字存放四位信息。制作芯片时，若在某个字中的某一位存入“1”，则在该字的字线Wi与位线Di之间接入二极管，反之，就不接二极管。A1011A11......................................ENDENENDDDEN.DDDD00112233输出缓冲器位线WWWW0123字线...ENVCC...（地址译码器）（存储矩阵）..读出数据时，首先输入地址码，并对输出缓冲器实现三态控制，则在数据输出端D3~D0可以获得该地址对应字中所存储的数据。第二十五页，共98页。地址数据A1A0D3D2D1D0000110110101101001111110根据ROM全部地址内所存储的数据表，可写出数据输出端D3~D0对应的表达式如下：可见：ROM实际是一种组合电路结构。第二十六页，共98页。7.ROM应用举例ROM可以实现任意组合逻辑函数，特别是多输入多输出的逻辑函数。设计实现时，只需要列出真值表，输入看作地址，输出作为存储内容，将内容按地址写入ROM即可。第二十七页，共98页。例1：函数运算表电路。试用ROM构成能实现函数y=x2的运算表电路，x的取值范围为0～15的正整数。【解】（1）分析要求、设定变量自变量x的取值范围为0～15的正整数，对应的4位二进制正整数，用B=B3B2B1B0表示。根据y=x2的运算关系，可求出y的最大值是152＝225，可以用8位二进制数

Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。（2）列真值表—函数运算表（ROM的内容）第二十八页，共98页。第二十九页，共98页。（3）分析可知，电路可用如图所示的ROM来实现，该ROM需用4根地址线，8根数据线，容量至少为位。…………B3B2B1B0Y7Y0第三十页，共98页。例2.ROM在波形发生器中的应用ROMD/A计数器CP计数脉冲送示波器3位4位A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo0第三十一页，共98页。8.集成

EPROM简介

27系列EPROM是最常用的EPROM，型号从2716、2732、2764一直到27C040。存储容量分别为2K8、4K8一直到512K8。下面以Intel2716为例，介绍其功能及使用方法。第三十二页，共98页。VCCIntel2716A8A9VPPOEA10CED7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413

A10~A0

为地址码输入端。

D7~D0

为数据线，工作时为数据输出端，编程时为写入数据输入端。

VCC

和GND：+5V工作电源和地。

VPP

为编程高电平输入端。编程时加+25V

电压，工作时加+5V

电压。

(1)Intel2716引脚图及其功能

CE

有两种功能：

(1)工作时为片选使能端，低电

平有效。CE=0时，芯片被

选中，处于工作状态。

(2)编程时为编程脉冲输入端。存储容量为2K8

受光窗口第三十三页，共98页。工作方式读出未选中待机编程禁止编程校验读出CEOEVPP数据线D7~D0的状态00+5V读出的数据×1+5V高阻1×+5V高阻1+25V写入的数据01+25V高阻00+25V读出校验数据即2716工作方式

(2)由CE、OE

和VPP

的不同状态，确定

2716的下列5种工作方式第三十四页，共98页。9.电可擦除的可编程E2PROM

1．芯片特性1 282273264255Intel2462864A2372282192010191118121713161415A0A6A7A122A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7CSA10OEA11A9A8VSSWEVccE2PROM2864A的引脚第三十五页，共98页。R/符号名称功能说明A12～A0地址线输入I/O7~I/O0数据输入/输出线双向，读出时为输出，写入/擦除时为输入片选和电源控制线输入，控制数据输入输出写入允许控制线线的电平状态和时序状态控制2864A的操作数据输出允许线控制数据读出＋5V电源准备就绪/忙状态线用来向CPU提供状态信号输入，进行擦/写，功率下降操作时，根据和E2PROM2846A芯片引脚功能说明第三十六页，共98页。2．工作方式引脚信号工作方式读出001高阻输出维持1××高阻高阻写入010低输入字节擦除字节写入前自动擦除R/数据线功能第三十七页，共98页。16.2.3随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元.RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.优点：读、写方便,使用灵活。缺点：一旦停电所存储的数据将随之丢失（易失性）。RandomAccessMemory第三十八页，共98页。SRAM：不断电情况下，数据一经写入，可长期保存，触发器结构。DRAM：不断电情况下，数据写入要定时刷新，否则数据可能丢失。（场效应管加电容）1、

随机存取存储器（RAM）分类RAM按工艺分类：1）双极型；2）场效应管型。场效应管型分为：1）静态RAM；2）动态RAM。第三十九页，共98页。2.RAM的结构......A0A1An-1地址译码器存储矩阵

W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出

(I/O)第四十页，共98页。ENEN11I/ODR/W当片选信号CS无效时，I/O对外呈高阻;当片选信号CS有效时，由R/W信号决定读或写,根据地址信号,通过I/O输出或输入。(I/O为双向三态结构)第四十一页，共98页。XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位线Bj位线Bj存储单元11I/OI/OQQ3.RAM的存储单元（1）SRAM基本存储单元

(以六管NMOS静态存储单元为例)第四十二页，共98页。

图中是六管CMOS静态存储单元。CMOS反相器T1，T2，T3，T4交叉反馈构成基本RS锁存器，用于存储一位二进制信息。T5，T6管是由行线Xi控制的门控管，控制锁存器与位线的接通与断开。6只MOS管构成了一个静态存储单元，称为六管静态存储单元。该单元所在列线Yj的列控制门T7,T8控制该列线与数据线的通断。当选择线Xi，Yj均为高电平时，存储单元被选中，从而进行读写操作。第四十三页，共98页。（2）DRAM基本存储单元DRAM的基本存储电路由动态MOS基本存储单元组成。DMOS基本存储单元通常利用MOS管栅极电容或其它寄生电容的电荷存储效应来存储信息。第四十四页，共98页。电路结构（以单管动态存储单元为例）位线数据线

(D)字选线TCSCD输出电容写信息：字选线为1，T导通，数据D经T送入CS

.读信息：字选线为1，T导通，CS上的数据经T送入位线的等效电容CD.第四十五页，共98页。特点：1）当不读信息时，电荷在电容CS上的保存时间约为数毫秒到数百毫秒；

2）当读出信息时，由于要对CD充电，使

CS上的电荷减少。为破坏性读出。

3）通常在CS上呈现的代表1和0信号的电平值相差不大，故信号较弱。第四十六页，共98页。结论：1）需加刷新电路；2）输出端需加高鉴别能力的输出放大器。3）容量较大的RAM集成电路一般采用单管电路。4）容量较小的RAM集成电路一般采用三管或四管电路。多管电路结构复杂，但外围电路简单。第四十七页，共98页。4.

RAM的芯片简介6116为2K×8位静态CMOSRAM芯片引脚排列图：A0～A10是地址码输入端，D0～D7是数据输出端，是选片端，是输出使能端，是写入控制端。1234567891011121314151617181920212223246116765432112AAAAAAADD00ADVAAWEOECSDDDDDADD891076543GND第四十八页，共98页。D7A9A0R/WCSD1D3D2D0A9A0R/WCSD1D3D2D0......D6D5D4D1D3D2D0...CSR/WA0A92114(1)2114(2)例用两片2114（存储容量为1K×4位）实现存储容量为1K×8位1、位数的扩展：16.2.4存储器容量的扩展方法：把各片对应的地址线连接在一起，数据线并列使用即可。第四十九页，共98页。2、字数的扩展：

方法：

各片RAM对应的数据线联接在一起，地址线也并联接起来构成低位地址。而余出的高位的地址线，首先通过译码器译码，然后将其输出按高低位接至各片的选片控制端。

例如用2114接成4096字×4位的存储器时，需要4个2114组件，共12根地址线。连接时，将各片中的地址A0---A9对应相连；而高位地址A10、A11经2-4译码，按高低位控制4片2114的CS端。见下图：第五十页，共98页。CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D324译码器A11A10A0A9D3D2D1D02114(1)2114(2)2114(3)2114(4)R/WY0Y3第五十一页，共98页。A11A10选中片序号对应的存储单元001110012114(1)2114(2)2114(3)2114(4)0000~10231024~20472048~30713072~4095

用2114接成4096字×4位型存储器时，高位地址和存储单元的关系如下表：第五十二页，共98页。16.3可编程逻辑器件可编程逻辑器件（简称PLD）是一种由用户编程以实现某种逻辑功能的新型器件，它为多输入多输出的组合逻辑或时序逻辑电路提供了一体化的解决方案。在实际电路设计中，PLD可代替各种小规模和中规模集成电路，从而节省电路板空间、减少集成电路数目和降低成本。因此在数字电路及数字系统设计中得到了广泛应用。第五十三页，共98页。（1）低密度PLD（SPLD）每个芯片集成的逻辑门数大约在1000门以下可编程只读存储器（PROM）可编程逻辑阵列（ProgrammableLogicArray，简称PLA）可编程阵列逻辑（ProgrammableArrayLogic，简称PAL）通用阵列逻辑（GenericArrayLogic，简称GAL)一、可编程逻辑器件的分类16.3.1PLD概述第五十四页，共98页。可擦除的可编程逻辑器件（ErasableProgrammableLogicArray，简称EPLD）复杂的可编程逻辑器件（ComplexProgrammableLogicArray，简称CPLD）现场可编程门阵列（FieldProgrammableGateArray，简称FPGA）（2）高密度PLD每个芯片集成的逻辑门数达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路第五十五页，共98页。

根据与、或阵列的可编程性，PLD分为三种基本结构。1）与阵列固定，或阵列可编程型结构PROM属于这种结构。2）与、或阵列均可编程型结构PLA(ProgrammableLogicArray)属于这种结构。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。二、PLD的基本结构第五十六页，共98页。3）或阵列固定，与阵列可编程型结构PAL(ProgrammableArrayLogic)属于这种结构。特点：速度快，费用低，易于编程。当前许多PLD器件都采用这种结构。第五十七页，共98页。三、PLD器件的连接表示方法固定连接可编程连接不连接（1）PLD器件的连接表示法第五十八页，共98页。（2）门电路表示法ABC&FABC&F与门1AA1AAAA反向缓冲器PLD表示法传统表示法或第五十九页，共98页。ABC≥1FABC≥1F或门缓冲器或第六十页，共98页。（3）阵列图D=BC1A1B1C&&&&E=AABBCC=0F=AABBCC=0G=1第六十一页，共98页。四、PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到400万门向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低内嵌多种功能模块RAM，ROM，FIFO，DSP，CPU向数、模混合可编程方向发展第六十二页，共98页。比较：可编程只读存储器PROM1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1与阵列固定或阵列可编与阵列最小项或阵列最小项的和项16.3.2PLA（ProgrammableLogicArray）PLA结构与ROM类似，但它的与阵列是可编程、或阵列也是可编程。在PLA的输出端产生的逻辑函数是简化的与或表达式。第六十三页，共98页。可编程逻辑阵列PLA1&≥1Y0Y1Y2ABC11&&&&≥1≥1特点：与阵列、或阵列均可编程第六十四页，共98页。PLA应用首先根据逻辑要求列出真值表，得出最简表达式；然后把真值表的输入作为PLA的输入，画出相应的阵列图。例1：用PLA设计一个代码转换电路，将一位十进制数的8421码转换成余三码。

第六十五页，共98页。WXYZ与阵列或阵列第六十六页，共98页。16.3.3PAL(ProgrammableArrayLogic)

PAL是在ROM和PLA基础上发展起来的，它采用可编程的与阵列和固定的或阵列组成。第六十七页，共98页。每个交叉点都可编程。L1L1为两个乘积项之和。与阵列可编程，或阵列不可编程。第六十八页，共98页。常见的PAL器件中，输入变量最多的可达20个，与阵列中与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的达16个。为了扩展电路的功能并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构等几种类型。第六十九页，共98页。PAL的专用输出结构或门高电平有效PAL器件（H型）或非门低电平有效PAL器件（L型）互补器件互补输出PAL器件（C型）第七十页，共98页。PAL的可编程输入/输出结构输出端为一个可编程控制的三态缓冲器

当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用；

当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。第七十一页，共98页。PAL的寄存器输出结构适合于实现计数器、移位寄存器等时序逻辑电路第七十二页，共98页。PAL的异或输出结构第七十三页，共98页。例：用PAL实现组合逻辑函数。第七十四页，共98页。第七十五页，共98页。GAL结构与PAL相同，由可编程的与阵列来驱动一个固定的或阵列，其差别在于输出结构不同。寄存器型PAL的输出是一个有记忆功能的D触发器，而GAL器件的每一个输出端都有一个可组态的输出逻辑宏单元OLMC(OutputLogicMacroCells)。

GAL采用高速的电可擦除的E2CMOS工艺，具有速度快、功耗低、其集成度在1000门以下，属于简单、低密度型时序可编程逻辑器件。16.3.3通用阵列逻辑GAL（GeneralArrayLogic）第七十六页，共98页。GAL16V8的阵列结构与引脚图1.GAL的结构第七十七页，共98页。OLMC结构10S≥1=1PTMUX&≥13210S1S1XOR(n)AC0AC1(n)3210S1S0VccTSMUXFMUX10SOMUX1ENAC0AC1(n)C11D来自与门阵列来自邻级输出

(m)QCKOECKOE1反馈I/O(n)乘积项数据选择器三态数据选择器输出数据选择器反馈数据选择器第七十八页，共98页。第七十九页，共98页。AC0、AC1(n)及XOR(n)均为GAL器件片内控制字中的结构控制位。结构控制字共有82位，不同的控制内容，可使OLMC被配置成不同的功能组态。控制字的内容是在编程时由编程器根据用户定义的管脚及实现的函数自动写入的。2.GAL的主要特点⑴通用性强⑵100%可编程⑶速度高，功率低⑷100%可测试第八十页，共98页。3.GAL器件的编程与开发应用GAL可以设计组合逻辑电路或时序逻辑电路。进行电路设计时，必须使用相应的软件、硬件开发工具才能完成。随着EDA技术和可编程逻辑器件的发展，GAL器件的应用设计、调试工作可以在计算机上用软件来完成，并且对器件实现的功能可以像软件一样实时地加以编程和修改，从而使硬件系统具有软件一样的灵活性，为系统开发节约了成本，缩短了开发周期。第八十一页，共98页。GAL器件编程与开发流程

软件工具硬件工具第八十二页，共98页。GAL器件仍然存在着以下问题：时钟必须共用；或的乘积项最多只有8个；GAL器件的规模小，达不到在单片内集成一个数字系统的要求；

尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。

以上三种PLA、PAL、GAL属于早期的小规模的PLD器件，内部结构简单，工作速度快，适于完成较简单的逻辑功能。第八十三页，共98页。CPLD和FPGA是继PAL和GAL后规模更大、密度更高的可编程逻辑器件。而在系统编程（In-SystemProgrammable，简称ISP）技术是20世纪90年代发展起来一种PLD新技术，ISP器件被誉为第四代可编程逻辑器件。16.4CPLD、FPGA和在系统编程技术简介第八十四页，共98页。

16.4.1CPLD简介CPLD（CompliexProgrammableLogicDevice复杂可编程逻辑器件）内部集成了多个逻辑阵列块（LBA），每个逻辑阵列块相当于一个GAL。CPLD还具有复杂的I/O单元互连结构。每个LAB都可以交互连接于其它I/O（输入/输出），用户根据需要使用可编程相互连接阵列（PIA）生成特定的电路结构，来形成大逻辑功能。CPLD的基本结构图CPLD中的逻辑阵列块中包含32到几百个宏单元。典型的宏单元具有一个与阵列、一个乘积项选择矩阵、一个或门、一个可编程寄存器部分。第八十五页，共98页。

在系统编程芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图：它有4个直接输入（INPUT）TMS、TDI、TDO和TCK是在系统编程引脚64个I/O引脚在系统编程CPLD芯片EPM7128S的基本结构第八十六页，共98页。

前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。FPGA（FieldProgrammableGateArray）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。

陆续推出了新型的现场可编程门阵列FPGA。功能更加丰富，具有基本逻辑门电路、传输外部信号的输入/输出电路和可编程内连资源之外，还具有很高的密度等等。16.4.2FPGA简介第八十七页，共98页。一、现场可编程门阵列FPGA结构FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力

下面介绍XILINX公司的XC4000E系列芯片，了解FPGA内部各个模块的功能，见下图：可配置逻辑模块CLB输入/输出模块I/OB可编程连线PI编程开关矩阵PSM第八十八页，共98页。FPGA的特点

（一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失；每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。系统每次上电自动将数据引入SRAM中。

（二）内部连线结构：FPGA的内连线是分布在CLB