电子设计自动化智慧树知到答案章节测试2023年滨州学院

第一章测试请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于（）

A:GAL

B:CPLD

C:ROM

D:FPGA

答案:D下列对CPLD结构与工作原理的描述中，正确的（）

A:CPLD是基于查找表结构的可编程逻辑器件

B:早期的CPLD是从FPGA的结构扩展而来

C:在Xilinx公司生产的器件中，XC9500系列属CPLD结构

D:CPLD即是现场可编程逻辑器件的英文简称

答案:C下面哪个是FPGA的可编程结构（）

A:与或阵列可编程

B:与阵列可编程

C:或阵列可编程

D:查找表（LUT）

答案:DIP核在EDA技术和开发中具有十分重要的地位，IP是指（）

A:都不是

B:知识产权

C:网络地址

D:互联网协议

答案:B下列哪个是硬件描述语言的英文缩写（）

A:EDA

B:ISP

C:ASIC

D:HDL

答案:D第二章测试VHDL语言中用于存放用户设计和定义的一些设计单元和程序包的工作库是（）

A:STD库

B:VITAL库

C:WORK库

D:IEEE库

答案:C在VHDL标识符命名规则中，以（）开头的标识符是正确的。

A:字母或数字

B:下划线

C:字母

D:数字

答案:C不符合VHDL标准的标识符是（）

A:ad12

B:a2b2

C:%50

D:a_b1

答案:C对于信号和变量，哪一个是不正确的（）

A:变量的赋值符号是<=

B:信号的赋值符号是<=

C:变量的关键词是VARIABLE

D:信号的关键词是SIGNAL

答案:AVHDL程序中，实体描述（）

A:器件外部特性

B:器件的内部功能

C:器件的综合约束

D:器件外部特性与内部功能

答案:A第三章测试必须在库和程序包中提前声明才能使用的数据类型是（）

A:BIT

B:BIT_VECTOR

C:STD_LOGIC

D:INTEGER

答案:C关于VHDL数据类型，正确的是（）

A:用户可以定义子类型

B:用户不能定义子类型

C:用户可以定义任何类型的数据

D:前面三个答案都是错误的

答案:A使用STD_LOGIG_1164中的数据类型时（）

A:必须在库和包集合中声明

B:可以直接调用

C:必须在结构体中声明

D:必须在实体中声明

答案:ASTD_LOGIC数据类型中定义的强未知字符是（）

A:x

B:Z

C:X

D:z

答案:CVHDL数据类型转换函数用于实现VHDL中各种数据类型互相转换。（）

A:对

B:错

答案:A第四章测试CASE语句最末一个条件句中的选择必须是“WHENOTHERS=>“NULL”。（）

A:对

B:错

答案:B完整的条件语句，可以实现（）的设计。

A:双向控制电路

B:三态控制电路

C:时序电路

D:组合电路

答案:D在VHDL中，IF语句是（）语句。

A:顺序和并行

B:任何

C:并行

D:顺序

答案:D下列哪个不是赋值语句的构成（）

A:赋值符号

B:元件

C:赋值源

D:赋值目标

答案:B在VHDL中，用以下哪个语句表示clock的上升沿（）

A:clock=‘0’

B:clock’EVENTANDclock=‘1’

C:clock’EVENTANDclock=‘0’

D:clock’EVENT

答案:B第五章测试在QuartusⅡ中，工作文件夹不允许建在根目录内或桌面上。（）

A:错

B:对

答案:B利用QuartusⅡ只能进行时序仿真。（）

A:对

B:错

答案:BQuartusII是（）

A:综合软件

B:EDA工具软件

C:硬件描述语言

D:高级语言

答案:B基于EDA的FPGA设计流程，下面哪个是正确的（）。

A:设计输入→功能仿真→综合→适配→编程下载→硬件测试

B:设计输入→功能仿真→适配→编程下载→综合→硬件测试

C:设计输入→适配→综合→功能仿真→编程下载→硬件测试

D:设计输入→功能仿真→综合→编程下载→适配→硬件测试

答案:AVHDL文本编辑中编译时出现如下的报错信息Error:expectedchoicesincasestatement其错误原因是（）。

A:程序中缺少关键词。

B:设计文件的文件名与实体名不一致。

C:没有将CASE语句中表达式的所有取值都列举出来

D:错将设计文件的后缀写成.tdf，而非.vhd。

答案:C第六章测试下列哪一个语句不属于并行语句？（）

A:元件例化语句

B:生成语句

C:CASE语句

D:进程语句

答案:C下列哪些语句属于并行信号赋值语句（）

A:条件信号赋值语句

B:选择信号赋值语句

C:简单信号赋值语句

D:元件例化语句

答案:ABCVHDL运算符优先级的说法不正确的是（）。

A:NOT的优先级最高

B:AND和NOT属于同一个优先级

C:除了NOT之外的其他六种逻辑操作符优先级最低

D:加括号可以改变运算优先级

答案:B下列哪个操作符是将位矢向左移，右边跟进的位补零？（）

A:SRL

B:SLL

C:SRA

D:SLA

答案:BVHDL语言的运算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。（）

A:对

B:错

答案:B第七章测试关于进程中的信号赋值语句，说法不正确的是（）

A:当进程中同一信号有多个赋值源时，执行最接近ENDPROCESS的语句

B:当进程中同一信号有多个赋值源时，执行最前面的语句。

C:信号的赋值需要有一个延时

D:所有的赋值语句都必须在一个延时内完成

答案:BVHDL中用于仿真建模的延时模型有（）

A:输出延时

B:固有延时

C:仿真延时

D:传输延时

答案:BD用INOUT端口模式设计双向端口也必须考虑三态的使用。（）

A:对

B:错

答案:A信号和变量在结构体中的定义位置一样。（）

A:对

B:错

答案:B仿真δ，是仿真软件的最小分辨时间。（）

A:对

B:错

答案:A第八章测试状态机编码方式中，占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态的编码方式是（）

A:状态位直接输出型编码

B:格雷码编码

C:顺序编码

D:一位热码编码

答案:D从状态表达方式上分，用VHDL设计的状态机可以分为哪几种不同形式（）

A:确定状态编码的状态机

B:Mealy型

C:符号化状态机

D:Moore型

答案:AC与Mealy型状态机相比，Moore型状态机的输出变化要延迟一个周期。（）

A:错

B:对

答案:B顺序编码使用的触发器数量最少，但剩余的非法状态较多，容错技术较复杂。（）

A:错

B:对

答案:AVHDL主控时序进程是指负责状态机运转和在时钟驱动下负责状态转换的进程。（）

A:对

B:错

答案:A第九章测试VHDL子程序的两种类型是（）

A:函数

B:过程

C:程序包

D:进程

答案:ABVHDL子程序中，过程和函数的调用方式一样。（）

A:对

B:错

答案