第7单元 组合逻辑电路

电子技术基础与技能（通信类）人民邮电出版社第7单元组合逻辑电路知识目标：了解常用TTL门电路的型号、使用常识；了解集电极开路门、三态输出门的功能及典型应用。了解CMOS门电路的型号及使用常识。掌握组合逻辑电路的分析方法及读图方法，识别给定电路的逻辑功能。熟知编码器、译码器的基本概念，会分析一般的编码器、译码器电路。了解集成编码器、集成译码器的引脚功能及其应用。了解常用半导体数码管的基本结构、工作原理。技能目标：学会查阅数字集成电路手册，根据逻辑功能要求选用集成门电路。掌握TTL和CMOS集成电路引脚识读方法，掌握其使用常识。掌握集成门电路的逻辑功能测试方法，学会使用集成逻辑门。能根据电路图安装满足特定要求的组合逻辑电路，如表决器、数码显示器等。掌握半导体七段显示数码管的使用方法。集成门电路1

组合逻辑电路的分析和设计2

常用组合逻辑电路3第1节集成门电路一、TTL集成逻辑门电路二、CMOS集成门电路一、TTL集成逻辑门电路1．TTL集成逻辑门TTL集成逻辑门电路是三极管—三极管逻辑门电路的简称，是一种双极型三极管集成电路。TTL电路产品型号较多，我国TTL数字集成电路分为CT54系列和CT74系列两大类。CT54系列和CT74系列电路具有完全相同的电路结构和电气性能参数。所不同的是54系列比74系列的工作温度范围更宽，电源允许的工作范围也更大。（1）与非门。①结构及逻辑功能。②常用的集成与非门。（2）与门。（3）非门。（4）或非门。2．其他类型TTL逻辑门（1）OC门。实际电路中往往需要将两个或两个以上的与非门的输出端并联在一起，称为线与。把集电极开路的与非门称为OC门。（2）三态输出门（TS门）。有高电平、低电平、高电阻3种输出状态的门电路，称为三态门电路。图7.12（a）中，低电平有效。即当=0时，其逻辑功能与普通与非门功能相同。而当=1时，输出呈现高阻状态，输出端相当于断路状态。图7.12（b）中，EN高电平有效。即当EN=1时，其逻辑功能与普通与非门功能相同。而EN=0时，输出呈现高阻状态，输出端相当于断路状态。3．TTL门电路使用注意事项（1）TTL集成电路引脚排列方法。引脚编号排列方法是：把凹槽标志置于左方（图中箭头指向为凹槽），引脚向下，逆时针自下而上顺序排列。（2）多余或暂时不用的输入端的处理。①对于与非门暂时不用的输入端可通过1kΩ电阻接电源，或当电源小于等于5V时可直接接电源，如图7.16（a）所示。②不使用的与（与非）输入端可以悬空（悬空输入端相当于接高电平1），不使用的或（或非）输入端接地（接地相当于接低电平0）。实际使用中，悬空的输入端容易接收各种干扰信号，导致工作不稳定，一般不提倡。③将不使用的输入端并接在使用的输入端上，如图7.16（b）所示。这种处理方法影响前级负载及增加输入电容，影响电路的工作速度。④TTL电路输入端不可串接大电阻，不使用的与非输入端应剪短，如图7.16（c）所示。（3）输出端的处理。①TTL一般门电路输出端不允许线与连接，也不能和电源或地短接，否则将损坏器件。②OC门和三态门电路可以实现线与连接。二、CMOS集成门电路1．CMOS反相器2．CMOS与非门3．CMOS或非门4．CMOS数字集成电路的特点（1）静态功耗低。（2）工作电源电压范围宽。（3）噪声容限大。（4）输入阻抗高。（5）扇出系数大。第2节组合逻辑电路的分析和设计组合逻辑电路中任意时刻的输出状态取决于该时刻输入信号的状态，而与电路原来所处的状态无关，即电路不存在记忆和存储的功能。一、组合逻辑电路的分析方法二、组合逻辑电路的设计一、组合逻辑电路的分析方法1．组合逻辑电路分析的一般步骤【例7.1】已知逻辑电路如图7.31所示，试分析其逻辑功能。解：第1步，根据如图7.31所示写出表达式第2步，用逻辑公式对上式化简得第3步，根据化简的表达式列出真值表7.4。第4步，简述其逻辑功能。由表7.1可以看出，在3个输入变量A、B、C中，有两个或两个以上为1时，输出Y为1，否则Y为0。因此如图7.31所示电路为3人投票表决器。二、组合逻辑电路的设计1．组合逻辑电路的设计方法2．组合电路的设计举例【例7.2】设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿3盏灯组成，如图7.33所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他5种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。解：第1步，按功能要求，确定输入/输出量并赋值。取红、黄、绿3盏灯的状态为输入，分别用R、Y、G表示，并规定灯亮时为1，不亮时为0。取故障信号为输出变量，用F表示，并规定正常工作状态下F为0，发生故障时F为1。第2步，列出真值表7.5。第3步，按真值表写逻辑表达式

化简后得到

。第4步，依据化简后的逻辑式画逻辑图如图7.34所示。第5步，可仿真验证逻辑功能。第3节常用组合逻辑电路一、编码器二、译码器一、编码器将十进制数、文字、字母等转换成若干位二进制信息符号的过程称为编码，能够完成编码功能的组合逻辑电路称为编码器（设置在数字电路的输入部分）。目前经常使用的编码器有普通编码器和优先编码器两类。1．普通编码器在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。提示：（1）在任一时刻只能对10个输入变量中的1个信号进行编码；（2）在图中输入变量为高电平有效，任意时刻有1个输入为1时，其余均为0；（3）当I1～I9均为0时，电路输出就是I0的编码。2．优先编码器

在设计时要将所有信号按优先顺序排队，当几个输入信号同时出现时，电路将对优先级别高的输入信号编码，这样的电路称为优先编码器。提示：（1）

为输入控制端（或称选通输入端），低电平有效，即当

等于0时允许编码，当

等于1时禁止编码；（2）

为选通输出端，为扩展端，可用于扩展编码器的功能，如用2片8线—3线编码器可扩展为16线—4线优先编码器。计算机的键盘输入逻辑电路就是由编码器组成的。二、译码器把二进制代码“翻译”成一个相对应的输出信号的过程称为译码，译码是编码的逆过程，实现译码的电路称为译码器。1．二进制译码器将n位二进制数译成M个输出状态的电路称为二进制译码器。如图7.44所示称为3线—8线译码器。如图7.45所示是74LS138的实物图及外引脚排列图，输入（A0、A1、A2）为二进制原码，即十进制数“0”的编码为“000”，“1”的编码为“001”；～为8条输出线，输出低电平有效。STA、、STC

被称为使能控制端。2．二—十进制译码器将4位BCD码翻译成对应的10个十进制输出信号的电路称为二—十进制译码器。如图7.48（a）所示是二—十进制译码器示意图，从图中可见，其有4个输入端，10个输出端，故二—十进制译码器又称为4线-10线译码器。如图7.48（b）所示为译码器74LS42的引脚排列图，10条输出线

～，分别对应于十进制的10个数码，且输出低电平有效。其输入输出关系的真值表如表7.12所示。提示：（1）74LS42集成译码器只对编码0000～1001进行译码，输出端～依次译码，输出为0（输出低电平有效）。（2）编码1010～1111为6个无效状态（称为伪码），因此当输入为1010～1111伪码时，输