数字电子技术基础电子教案

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！第1、2课时第一章数字电路基础1.1概述----1.2.1数制授课班级日期、节次教学过程◆掌握逻辑函数及其表示方法和这几种表示方法的相互转换。(重点)电子电路（含半导体元件的电路）按输入信号不同分二类：模拟电路（弱电）1.模拟信号：指在时间和数值上都连续变化的电信号。(缓慢变化)例如：声音、电话、温度、小提琴声等。u例如扩音机：：1.数字信号：指在时间和数值上都断续变化的离散电信号。(快速变化)例如：脉博信号、电报、键盘输入信号、钢琴声等t）1.1.2数字电路的特点（与模拟电路的区别）一、0、1数字表示两种对立的离散状态。1”电流有高”导通截止饱和截止二极管三极管DD开关状态DDCCi=0、u=1CC三、研究内容对数字电路进行逻辑分析和逻辑设计；研究对象:电路的输入与输出状态之间的逻辑关系,而不是数值关系；分析方法:逻辑代数和卡诺图法。而不是微变等效电路法和图解法。分立元件：集成电路：按集成度(一块硅片中包含的元器件个数)分：小（SSI（10～100（（100～1000个）大（LSI双极型：晶体管构成：DTL（二极管—三极管逻辑电路）、TTL（三极管—三极管逻辑电路）、ECL（射极耦合型逻辑电路）、IIL（集成注入型逻辑电路）等。单极型：场效应管构成：NMOS（N沟道绝缘栅）、PMOS（P沟道绝缘栅）、CMOS（N、P沟道互补对称）3.按逻辑功能分：组合电路：由门电路组合构成。（如：译码器等时序如：手机、数码照相机、数码摄影机、数字电视、DVD、MP3等。2.基数：进位制的基数，就是在该进位制中可能用到的数码个数。3.位：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。1010（1）数码：0～9；基数是10。（2）进位规律：逢十进一，即：9＋1＝10。n1…（3）权展开式：N＝a×10＋a×10＋＋a×10ai权（其中：N是数值，n位整数，m位小数）102．二进制：（1）数码：0、1；基数是2。（2）进位规律：逢二进一，即：1＋1＝10。…（3）权展开式：N＝a×2＋a×2＋＋a×21nai210-1-2210各数位的权是2的幂减法规则：0-0=0，10-1=1，1-0=1，1-1=0乘法规则：0，01=0，10=0，11=1...3．八进制：（1）数码：0～7；基数是8。（2）进位规律：逢八进一，即：7＋1＝10。n1…（3）权展开式：N＝a×8＋a×8＋＋a×8=a8ii-m例如：(207.04)＝×82＋×8＋×8＋×8＋4×8＝(135.0625)8各数位的权是8的幂1ii16各数位的权是16的幂000120123334567894567456789ABCDEF课后小结第3、4课时掌握几种数制之间的相互转换掌握码制与数制之间的转换几种数制之间的转换授课班级日期、节次教学过程复习四种数制（数码、基数、进位规律、权展开式）及其对应关系P表。★三、几种数制之间的相互转换5得出其相加的结果便为对应的十进制数。例如(1001.01)=1×3+1×0×2-2=(9.25)②(32.7×81+2)2108③(ED.3)=14×1+13×+3×1016102.十进制→二进制方法：整数部分：除2取余，最后得到的余数为二进制最高位；小数部分：乘2取整，最先得到的整数为二进制最高位。小数部分：余数0整数……0……1……1高位（LSB）25………22212高位（LSB）※十进制转为八进制、十六进制方法同上，只是除（乘）8、16。108168854052C02或者将十进制先转为二进制，再将二进制转为八进制、十六进制。方法：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位(4位)分成一组，不够补零，则每组二进制数便是一位八进制数（十六进(101100.011)=(2C.6)0=2824.八进0011010101)152.2)000(1101010.01)=(6A.4)=28方法：将每位八52.2(十六进制数)用36位(4位.)二4进制数表示。82(AF4.76)=(101011110100.01110110)162数字系统只能识别0和1二进制数，高位的十、八、十六进制数转换为二进制数较复杂，故人们就采用另一种用0、1来表示数码、字符的方法，这就是码制。怎样才能用0、1表示更多的数码、字符呢？这就是编码。2.编码：用一定位数的二进制数来表示数码、字母、符号等信息。3.代码：用以表示数码、字母、符号等信息的一定位数的二进制数。4.二—十进制代码（BCD4位二进制数来表示十进制数中的0~9十个数码（1位十进制数）。BCD码制1.8421BCD4位二进制数中的前十个码00001001来表示十进制数0~9，去掉1010~1111（称伪码10。各位的权依次为8、4、、1。有权码无4.余3码：由8421码加0011得到。权5.格雷（Gray）码：P7是一种循环码，其特点是任何相邻的两个码，仅有码一位代码不同，其它位相同。（常用的BCD码，见P6表1.2.4）还有：余3循环码、奇偶校验码、汉明码、ASCⅡ码、ISO位二进制代码表一个字节）等。同一代码在不同码制中含义不同，如：0100：在8421、5421、2421码中为4；在余3码中为1；在格雷码中为7。采用不同编码，可提高数字电路传递代码的可靠牲。★三、码制与数制之间的转换例如：①将（803.469）写成8421BCD码。（与十六进制转换成二进制方法相同）（010010010111.0101）8421BCD=（.5）（111110001.1）102(与二进制转换成十六进制方法相同)；整数部分：除2取余；③1000.1101是二进制数还是8421BCD码？∵1101是伪码，∴为二第5、6课时课题（章节目）1.3三种最基本的逻辑函数----1.4复合逻辑函数授课班级日期、节次是说，电路输入某种状态后，输出就得到某种相应的结果，这种原因与结果的关系，就是逻辑关系。逻辑关系用函数来表示，就是逻辑函数。最常见的是三种逻辑函数。（2态）0和1称为逻辑常量，★1.3.2三种基本逻辑关系及其表示方法1.定义：P7仅当决定事件（L）发生的所有条件（A、B、C…）均满足时，ABL断010电路图：断合合合灭1ABLE（1）真值表把所有可能的条件组合及其对应结果一一列出来的表格。ABL00010011（2）逻辑表达式:L=AB（3）逻辑符号:&A（）（）BA：RD1ABLD2二、或逻辑（逻辑加）1.定义：P8当决定事件（L）发生的各种条件（A，AB，C，…）中，只要有一个或多个条件具备，事件（L）就发生。BLE电路图：L01110101（2）逻辑表达式:L=A+B（3）逻辑符号:A+1ALLBBA1LB：2R1.定义：非逻辑指的是逻辑的否定。当决定事件（L）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。例如：开关A控制灯泡L的电路RLEA2.表示方法:L1（2）逻辑表达式:L=A（只有一个输入端）01110ALAL：RLCRbTA一、定义：由与、或、非组合后的逻辑函数。二、常用的复合函数及其表示方法ABZ1110AB00000101011101&AAZZBB逻辑规律：有1出0，全0出13.与或非：逻辑表达式：Z=AB+CD4.异或：ABA&B00ZCD011101逻辑符号：=1AA或ZZBB逻辑表达式：Z=AB+AB=A⊙B=A⊕B（1）偶数个变量的异或和同或互为非：A⊕B=A⊙B奇数个变量的异或和同或相等：A⊕B⊕C=A⊙B⊙CABZ100100（2）同或门无独立产品，由异或门加非门构成。101=11AZ=1Z=Z或ZB或AZB逻辑规律：相同出1,相反出0（波形图：要画）第7、8课时授课班级日期、节次教学过程复习:8种逻辑函数的函数式、逻辑符号。★1.5逻辑函数的几种表示方法及其相互转换1.5.1已知真值表求逻辑表达式和逻辑图一、已知真值表求函数式方法：1.找出真值表中函数值为1的输入变量组合；2.1的3.将上述乘积项相加即可。例如：1CZ000①真值表：01010101(1)Z不是最简式和唯一式：[Z=（A+B）C]23Z=ABCABCABC10(2)反函数Z是函数值为0的乘积项之和。②P21(学生做)ABC&&&按先与后或的运算顺序画：ZZ=ABCABCABC②(前题)由二个非门、三个与门、一个或门构成，如P图131.5.2已知逻辑表达式求真值表和逻辑图方法：将输入变量取值的所有组合（2种；n为输入变量个数）逐一代入函数式中，算出函数值，并一一对应地列成表。例如：①ZABCABCZ00001010111&1010101ZC由三个非门、二个与门、一个或门构成，如P图1.5.3已知逻辑图求逻辑表达式和真值表方法：由逻辑图的输入端开始，逐级写出各逻辑符号输出端的表达式；再由表达式得真值表。CA≥1B≥1CZ≥11BB第9、10课时逻辑代数的基本公式、定律和常用规则逻辑代数的代数法化间授课班级日期、节次教学过程1847年首先论述的。主要研究逻辑0和逻辑1的运算规律。它是不同于二进制、十进制的逻辑代数的核心内容是9个基本定律和3数字电路的数学工具和理论基础，必须掌握记牢。2.后43.吸收律中：A+AB=A+B可用分配律中的；AB+AC+BC=AB+AC1.代入规则：P将等式两边出现的同一变量都用一个相同逻辑函数代替，15例如：证明：ABC中的A，根据代入规则，等式仍（可推广到n2.反演规则：对于任何一个逻辑表达式Z中的所有“·“＋”换成“·变量换成原变量，那么所得到的表达式就是函数Z的反函数Z。※注意：①运算顺序：“先括号、然后乘、最后加”。②不在一个变量上的反号应保留不变。对偶式Z：对于任何一个逻辑表达式Z，如果将Z中的所有“·”换·，那么所得到的ZABCDEZABCDEZ③P27②④而对应不同的表达式就有不同的逻辑图；最简表达式所代表的电路元件最少、成本最低、可靠性好、传输时间短，因此，逻辑函数必须化简。化简的方法有两种：代数法、卡诺图法。这节课介绍代数法化简，它是利用上节课介绍的逻辑代数基本定律将复杂的逻辑函数化为最简单形式。那么，什么叫最简表达式？逻辑表达式有哪些基本形式？②与非与非式③或与非式（先与后非，再与再非）（先或后与再非）（先或后非再或）(AB)(AB()()()()ABABABABABABABAB⑥或非或非式⑦与或非式⑧与非与式（先或后与）（先或后非，再或再非先与后或再非先与后非再与）2.最简与或式的含义：P乘积项的个数最少；171.定义：P利用逻辑代数的基本公式、定律对逻辑函数进行化简的方法。17见P表1.6.3（4种）用配项法：=AB+AC+（A+A）BC=AB（1+C）+AC（1+B）=AB+AC①若给定的逻辑函数不是与或式，应先将其变换成与或式后再化简。②化简中配项后，必须保证函数值不变，最后化为最简与或式。③化简后的最简与或式不是唯一的。总之：代数化简法没有统一模式，只有多做练习才能灵活、交替、综合地利用多个公式、多种方法和多种运算技巧，将逻辑函数化为最简。小结第11、12课时1.7逻辑函数的卡诺图化简法1.7.1逻辑函数的最小项及（章节目）最小项表达式----1.7.2逻辑函数的卡诺图表示方法掌握逻辑函数的卡诺图表示方法逻辑函数的卡诺图表示方法逻辑函数的最小项及其表达式授课班级日期、节次复习：代数法化简（3诺图，不仅可以用卡诺图来表示逻辑函数，而且还能利用卡诺图化简逻辑函数。利用卡诺图化简逻辑函数，简捷直观、灵活方便，容易判断函数是否为最简式。卡诺图化简法适用于四变量以内的逻辑函数的化简。对于nn个因子，而；P27而这n个因子分别以原变量或反变量出现，且仅出现一次，则这个乘积项称0m1223m34共有2个m57mmmm371.个）中，必有一个而且仅有一nP4.若两个最小项仅有一个因子不同则称这两个最小项具有逻辑相邻性具有逻辑相邻的两个最小项之和可以合并成一项，并可消去一个因子。的。1.卡诺图:用图示的方法,将n个变量的全部最小项(2个)各用一个小方格表n示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得的图形叫做n变量的卡诺图。2.画法规则：n个变量，有2个最小项，用2个小方格构成方形或n（1）生变化。P（2）左上角第一个小方格必须处于各变量的反变量区。（3）变量位置是以高位到低位因子的次序，按先行后列的序列排列。A013289小项在卡诺图中又都有相应的位置，故可用卡诺图来表示逻辑函数。1.方法:将函数的最小项表达式中含有的最小项在卡诺图对应的小方格中填ZBC0BCmmmm(0356例如：BC00111101112.卡诺图与逻辑函数的其他几种表示方法之间的互换：（1）由真值表画卡诺图：例如：0001011③P2830（3）由卡诺图写与或式：例如：001ZABC1111小结第13、14课时课题1.7.3用卡诺图法化简逻辑函数----1.8关于正逻辑和负逻（章节目）辑的规定及其转换掌握用卡诺图化间逻辑函数的方法及具有无关项的逻辑函数的化间了解正、负逻辑的规定及其转换卡诺图化间逻辑函数具有无关项的逻辑函数化间授课班级日期、节次教学过程因卡诺图中的最小项几何相邻必定逻辑相邻，故几何相邻的最小项可引言：以提取公因子，而消去不同项，这样就可以用卡诺图来化简逻辑函数。一、步骤1.将函数式变换为与或式；3.画圈：1个、2个、4个、8个……2个有“1”的小方格为一个圈n（所圈小方格数是2个小方格能消去1项,4小方格能消去2小方格能消3项4.提出公因子,并将公因子相加。2.圈的个数越少越好（对卡诺图化简逻辑函数要：先会填1，再会画圈，最后会写函数式）★1.7.4具有无关项的逻辑函数及其化简一、无关项的含义及其表示方法1.含义:在2个最小项中：包括：任意项：对输出没有影响的最小项约束项：不会、不允许出现的最小项都称为无关项。例如：8421BCD，1010~1111六种组合不允许出现，为无关项。d0（编号）=0或=0d例如：F(,B,C,D)md0DA例如：①P例1.7.7；②某电路输入为8421BCD码，输出函数，求Z6m(2,3,4,5,6,7)L。L。CC正1“或非门”→“与非门”，“非门”不变即可。例：P1.6作业：P30②、④、30补充题：AA11111011111111111111111111111111111AA01111111111111×1111×1×11×1111111本章小结1.数字电路与模拟电路是电子电路的两个分支,它们的主要区别在于它们传输及处理的信号不同、半导体器件的工作状态不同、研究内容和分析方法不同等。数字电路的应用非常广泛。2.数字系统中采用二进制，它与十进制、八进制、十六进制的区别在于各位的权不同。它们之间的相互转换也比较简单。8421BCD码是数字系统中常用的二—十进制编码方法,只需将4位二进制数中的0000~1001保留，而去掉1010~1111六种状态，就可表示十进制数0~9十种状态。3.三种最基本的逻辑函数有与、或、非；复合逻辑函数有与非、或非、与或非、异或、同或等。它们都可以用真值表、逻辑表达式、逻辑符号和卡诺图来表示，这几种表示方法之间可以相互转换。4.逻辑代数是分析和设计数字电路的基础，对于逻辑代数中的基本公式、定律和常用规则在于理解和熟记。5.逻辑函数的化简方法有两种；代数化简法和卡诸图化简法。代数化简法需要一定技巧，并对公式和定律非常熟悉。卡诺图化简法直观、简便，对四变量以下的逻辑函数可较快地得到最简表达式，要重点学握。具有无关项函数的化简在实际使用时经常遇到，应充分利用其特点将函数化的更简单。第15、16课时第二章集成逻辑电路2.1二极管、三极管的开关特性了解二极管、三极管的开关特性二极管、三极管的开关特性授课班级日期、节次教学过程◆掌握与门、或门、非门、与非门、或非门、与或非门、异或门、同或门、CMOS门和OC门的逻辑符号和逻辑功(重点)◆了解半导体器件开关特性；分立元件构成的门电路结构；CMOS反相器和TTL与非门的电路结构、工作原理、外特牲、主要参数、使用方法和注意事项。◆熟悉线与概念、OD门和OC门上拉电阻计算、推拉输出和高阻态的含义。电路──门电路。门电路就是能起“门”（开关）作用的电路。哪些元件有开关作用？在半导体元件中二极管、三极管具有开关特牲，能起开关作用。2.1.1二极管的开关特性DDIFRDD00.50.7S如：二极管开关电路：（理想二极管忽略：正向管压降，反向管电流）二极管导通。加反偏(反向电压)：U=1=5V，D截止，U=1=V=+5V；同开关断开。二、动态特性──管上电压、电流在时间上的关系的快慢）？这就是我们要讨论的二极管的另一个特性──动态特性。1.曲线：（、i与时间的关系曲线）ui正正反D0反Ri0RRR二极管作开关不同于机械开关，其开关状态的转换不可能瞬间完成。外加电压u结内部有一个因电荷积累形成一定浓度的过程，从而引起扩散电流，电流稍稍滞后电压；外加电压uPN结两侧堆积了一定数量的存储电荷，在外加反向电压作用下，会形成较大的瞬态反向电流，IRtrereR（一般约在几纳秒ns10之内影响最高工作频率）2.1.2三极管的开关特性RcuRioRcRRCRcbbubTcIbUUOLee的两PN=1=V；OH的两PNC=0.3V(Si管),T饱iIbCB=0.3V；同开关合上。uIUttt0ic0uO0在动态情况下，三极管在截止与饱和导通两种状态之间迅速转换时，由于三极管内部电荷的建立和消耗都需要一定的时间。uuu∴的变化滞后于的变化，故的变化比的变化也相应地滞后。CIOI（2）开关时间（t和t）─—影响三极管开关速度的主要参数是输入、PHLPLH输出波形变化至幅值的50%所对应的时间差。分：t（tPHLont（t（一P38般t＞t∵T由止→通，内阻r<<R∴t小。uceCPHL（工程上对速度要求不高的场合及理想电子开关，均不考虑延迟时间）小结此内容学生容量懂，学习效果好。第17、18课时2.2分立元件门电路----2.3CMOS集成逻辑门一、MOS管了解分立元件门电路的电路、逻辑符号、逻辑功能等了解MOS管的特点、分类、结构和工作原理、开关特性门电路的逻辑符号、逻辑功能MOS管的结构、工作原理、开关特性授课班级日期、节次CC1000100&5VZZA1101010VB有0出0，全1出15VA2Z00010111A0V1BZB11015.波形图和卡诺图：6.逻辑功能：有1出1，全0出02.2.2三极管门电路一、非门（反相器）（实现“非”逻辑关系的电子电路）AZC101AZZRbA105.波形图和卡诺图：6.逻辑功能：输入与输出相反Z=A（让学生画）RCRZDR1bAD2RCZDR1bAD2B5.波形图和卡诺图：6.逻辑功能：有1出0，全0出1非门：A=B或B=0非门：A=B或；或非门互补对称—金属—氧化物—半导体（绝缘栅场效应管称MOS管）（场效应管分：结型管和MOS管）由三种材料M-O-S构成，依靠半导体表面外加电场的变化来控制器件的导电能力，是电压控制器件，只有多子参与导电，为单极型三极管，2．分类：G（1）增强型N沟道（以PSDP沟道（以N符号：GSDG（D、S可互换）（出厂时SiO中掺正离子，有导电沟道）2VAlVDSiOGS在P型半导体上扩散两个高掺杂浓度的N区G2+SD+S、漏极D（S、D对PN区之间的表面上覆盖一+B层SiO绝缘层，再在其上涂一层金属Al，引出电极2为栅极G，从衬底引出电极B。②加V中产生一个指向下的内电场，它将P中电子拉到表面，GS2形成一条N型导电沟道，叫表面场效应，N沟道与两个PN结连成一体。+DSDDDSGS（th）加V──形成输出电流i，且控制i大小。DDSD如：NMOS管开关电路：RDDuiOGGDDOHDRGuSCIISMOS管的D、S之间可当作一个受栅极G控制的无触点开关。＜U=1=V；：输入端等效电容，包含栅极与沟道间电容和前级输出端等效电容。CI≥U，有导通沟道，大，完全导通（在可变电阻区，D=0；同开关闭合。Do作业：P1072课后小结此内容学生不太容量懂，学习效果一般。第19、20课时课题2.3CMOS集成逻辑门二、MOS集成门分类----2.3.1CMOS（章节目）反相器了解CMOS门的分类、特点、型号；CMOS反相器的电路、工作原理、特性和参数授课班级日期、节次1.NMOS门：由N沟道增强型MOS管构成。2.PMOS门：由P沟道增强型MOS管构成。3.CMOS门：由NMOS门和PMOS门共同构成。门特点静态功耗低，抗干扰能力强，结构相对简单，便于大规模速度比TTL电路低。目前CMOS集成电路比TTL电路应用更广泛。1.国产4000系列──普通型号HC系列──高速（与TTL中的LS相当）（电源电压2V～6V）0国产CMOS军用/民用与非门（品种）-55～125C多层陶瓷双列直插2.3.1CMOS反相器++DDDDSGS10VuODuIuO0VuOSGS(a)电路NPNPUGSthP由T和T的转移特性曲线:（）u0UNPGSthN（）NMOS管导通（有输出电流i）GSDGSDu=uI，=1=V=10V时uoPT通，T止，U=1=V=10V=0=0V时uDD（互补）(提高工作速度)uuoIDD|通INIPoTINPoT随uINPoICD段：5V＜u＜10V，IPNo|UINIPo①阈值电压（门槛电压）U：使输出发生高低电平转换的输入电压值。THCMOS反相器的U=V/2THDD②输入端噪声容限：保证输出高低电平为规定值时,输入电平允许波动的最大范围。标志电路抗干扰能力。一般取U=U=30%VNHNL输入高电平噪声容限U（V大,它们的值越大,抗干扰能力越强）NHDDuII∵场效应管输入端绝缘，只有电压，没有电流，但为保护绝缘层不被击穿，在CMOS反相器输入端加了输入保护电路（二极管构成），这就会产生一当输入电压在0V～V之间时，反相器正常工作，输入电流≈0，保护电DDu被钳位u=VVIGG1当u＜-0.7V，D通，输入电流反向上升，且u=-0.7VI2GuoV输入情况，输入电流都是流过保护二极管，MOS管输入电流≈0。输出特性1-0.7Vu0IDDi0o2ioo反相器接负载后，会产生负载电流；输出低、高电平时电流不同，分二种：u①低电平输出特性：当=U时，负载电流I流入反相器（设为正值），OLou②高电平输出特性：当=U时，负载电流I流出反相器（设为负值），OHo45由曲线看出：V越高MOS管GSN或|U|就越大，其导通电阻就越小，输出电阻越小，输出电流i越大，负载能力越强。扇出系数N门电路在不影响输出高、低电平情况下，其输出端带O/I。反映门电路最大带载能力。i4.动态特性：有关参数（质量参数）：使输出电压变化要滞后于输入电压变化，产生传输延迟。且还与V有关（V和t小）。DDDDPHLPLH用平均传输延迟时间t=（t+t）/2。（影响开关速度；越小越好）（2）动态功耗：PCMOS反相器在高、低电平转换瞬间有较大的瞬态电46它们越大，动态功耗越大。（越小越好）（3）速度—功耗积（dp积）：P平均延迟时间与空载功耗的积。46此内容学生不太容量懂，学习效果一般。第21、22课时掌握CMOS逻辑门的逻辑符号和逻辑功能（与非门、或非门、带缓冲级CMOS门、传输门、模拟开关、OD门）了解OD门上拉电阻的计算授课班级日期、节次上面介绍的是CMOS有四个管子构成：T、T：为两PMOS管并接，作负载管。34123412当A、B中全为1，T、T都止，T、T都通；Z=0341234121234当A、B中全为0，T、T都止，T、T都通；Z=11234三、带缓冲级的CMOS门1.缓冲级：P47。在原电路的输入端和输出端都增加一级反相器，以恢复正CMOS门串接管子多后，CoIC当C=0，C=1，u为时，T、Tu呈高阻态；同开关断开。NI当C=1，C=0，u为时，T、Tu=u；同开关合上。NI（4）表达式：u=u/o（5）用途：可以双向传递，作双向开关（CMOS1092.模拟开关：由CMOS传输门与反相器构成。（1）电路结构：P49图2.3.16（a）uIoIC（3）表达式：u=u/I（如CC4066芯片，内含4个模拟开关））因输出级工作时是一个管止，一个管通，输出电阻小。当一个门输出1，另一个门输出0时，必有一个大电流流过两门的输出级，使电路过载烧坏。DDPNRTPPu工作时必须接上拉电阻R来限制输出电流。IuPOTN1AR。P—所带负载门输入端个数I—流进线与的每个门输出端电流OH（Z=1时）如P50图2.3.20电路（Z=0时）如P51图2.3.21电路I—LM※ODP课后此内容学生容量懂，学习效果好。小结第23、24课时2.3.2CMOS逻辑门六、CMOS三态门----2.4.2其它类型的掌握TTL门的逻辑符号和功能授课班级日期、节次分二种：控制端EN高电平有效P52图2.3.23（a）控制端EN低电平有效P51图2.3.22（a）当EN=0时，T、T都通，T、T与电源、地接通，Y=A/AYYENENY=高阻态/或（2）比OD门开关速度快。EN的作用，使各门轮流向总线传输数据而互不干扰。（2）实现数据的双向传递：P52图2.3.25。EN=1，D→总线；EN=0，总线→D；01（2.3.3自学2.3.4和2.4.6放在一起后面讲解）前面介绍了由场效应管构成的单极型CMOS门电路下面介绍由晶。晶体管国产TTL与非门（74系列）-55～125C塑料双列直插01T的c、e极同时输出两个相位相反信号，驱动T、T管。3、4输出信号驱动负载，为推拉式（图腾柱）输出级：即T与T3、45工作状态相反（T3、4饱和，T止；T53、45T3、4深饱和饱和（U≈5-1.4=3.6V）深饱和饱和深饱和饱和倒置止≈0.3V）（此时V通过R使T饱和导通，输出低电CC1125平）（TTL门与CMOS门逻辑符号完全相同）★二、集电极开路的门──OC门1.解决“线与”问题，但必需外接上拉电阻3、4AB3.逻辑符号：★三、三态门（TSL门）1.通过加控制电路，使TTL门有三种状态输出（0态、1态、高阻态）2.电路及逻辑符号：①EN高电平有效：P58图AZ分二种结构②EN低电平有效：P58图：A（Z=AB/；Z=高阻态/）BENZ小结此内容学生不太容量懂，学习效果一般。第25、26课时了解TTL与非门的外特性和主要参数掌握TTL门的输入端外接电阻的特性授课班级日期、节次教学过程下面我们就以TTL与非门为例，来介绍它的外特性及参数。oAB显示了与非门的逻辑关系：AB段：u=1USHIoUCDSLu0IUIoUUUBC段：u由1→0也由0→1转换Io））SHOHOHmin））SLOLOLmax（3）阀值电压U：使输出发生高低电平转换的输入电压值。TH（4）噪声容限：保证输出高、低电平为规定值时，输入电平允许波动的最大范围(或输入信号的最大干扰电压值)。标志电路抗干扰能力，越大越好。-U（）SL表示与非门输入低电平抗正向干扰能力。-U（）SH表示与非门输入高电平抗负向干扰能力。以上值见P表系列：U=2.7V，U=0.5V，U=1.2V）OHOLTHCMOSTTL门输入端无论高低电平总有电流，故要讨论输入特性。uI0iIuI设流入输入端为正：当u=0（u＜U）时，T饱和导通，i流出为负。随u↑，|i|↓。ILITH1IIIIR1ccBE1I1当u=1（u＞U）时，T倒置（be急剧减小改变方向IHITH1III（2）有关参数：①输入短路电流I（I=0V≈-I=-（V-U）/R）②输入漏电流I：u＞U为高电平时的输入电流T倒置，I）TH1IH2.输入负载特性：u=f（R）输入端经一外接电阻R接地，其阻值与两端电i1UILmax（）T10R（Ω）iu0.92.5Ii（u是i在R中形成）IIiiITHILIiiI当R较大,使u＞U=1）后，u=2.1V，u不再随R变化。iITHIHB1Ii（故RiI①R≤0.9KΩ，相当于输入低电平可算出②R≥2.5KΩ，相当于输入高电平③悬空时,R＝∞，相当于输入高电平Ω11U（CMOS门的R不影响输入端）IHiRKΩ。（否则,后门入端始终为高,前门失去对后门控制）三、输出特性：u=f（i）输出电压u与输出电流i的关系曲线。oo+V+Vu）oURL4OHT545u4OHI0IooOHmin（）设流入门为正当u=0，负载流入门的电流称灌电流I。oLOL（由负载流入T管集电极,此时T管饱和通,内阻很小；当i↑较小时，55ou基本不变；当i↑，T退出饱和进入放大,使u明显上升。）oo5o（由T管发射极流向负载,此时T管饱和通；当|i|↑较小时,u高电平44oo基本不变；当|i|↑,T由饱和进入放大,u↑使u↓。）o4R4o扇出系数N：门电路最多能带同类门的个数。（反映门的最大带载能力）OII：OL2.空载导通电流I输入端全部悬空为1,出端开路时,电源提供的电流。P空载载止电流I：输入端接低电平为0,出端开路时,电源提供的电流。+V+Vu=0CCIu=1CCIoLoHCCH空载截止功耗P：P=I·VCCH（衡量集成电路本身功耗水平的参数）此内容学生不太容量懂，学习效果一般。小结第27、28课时2.4.6TTL门和CMOS门电路优、缺点及使用注意事项与要求重点难点了解TTL门和CMOS门的优、缺点和使用注意事项TTL门和CMOS门的优、缺点和使用注意事项授课班级日期、节次2.4.6TTL门和CMOS门电路优、缺点及使用注意事项一、TTL门优、缺点：1.优点：工作速度高（输出电阻小、负载电容小）、带载能力较强。0,故输入端外接电阻与输入电平无关。还有功耗小,电源电压使用范围宽,输出电压摆幅较大,结构简单,集成度高,抗干扰和抗辐射能力强,带载能力强（P。39工作速度低,功耗随频率升高而增大。★三、使用注意事项：R一般不悬空，因干扰信号易从悬空端进入，使电路工③通过电阻接地,但TTL门的接地电阻R≤0.9。KΩ④与使用的一个入端并接。2.多余门的处理：66另外：CMOS门在存放、安装、使用时，要采取一些必要的保护措施,否则易损坏P；TTL门使用时也要注意一些问题P；54门驱动CMOSVTTL门的输出电平值。②CMOS门驱动TTL门：两者之间加NPN三极管作接口，来提高CMOS门的输出电流。P图）③可直接使用专用接口组件。如：40109、7406、7416、7417等。1.利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。2.随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。3.TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。4.CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。课后小结此内容学生不太容量懂，学习效果一般。第29、30课时第三章组合逻辑电路3.1概述----3.2组合电路的分析掌握组合电路的定义、结构特点掌握组合电路的分析方法组合电路的分析方法组合电路的定义、结构特点授课班级日期、节次◆掌握组合电路的特点、分析方法和设计方法；掌握中规模集成组合电路：编码器、译码器、全加器、数值比较器、数据选择器的逻辑功能、应用和（重点）前章我们介绍了各种门电路,这些门电路组合起来就构成较为复杂的3.1概述★一、定义：P输出状态只与此刻输入状态有关,而与原来输入77状态无关的电路。二、结构：1.仅由门电路组成,无记忆（存储）元件。2.输入与输出间无反馈（信号单向传递,输出不影响输入）三、一般框图和函数式：1.框图：XX从输入到输出无反传递；有多个输入端和输出端。Zm2.设计电路（根据逻辑命题,设计出满足某种逻辑功能的电路）3.掌握常用的中规模集成组合电路的功能与应用（如：编码器,译码器等的功能及使用方法）★3.2组合电路的分析一、定义：对给定的组合电路分析其逻辑功能。1.写函数式（由给定的逻辑图从输入到输出逐级写）2.化简（对函数式化简，求出最简式。可用公式法或卡诺图法）3.列真值表（由最简式列真值表）4.确认逻辑功能（由真值表或最简式确认功能）例3：&解：①Z=AABC+BABC+CABC&Z&&③列真值表：④功能当输入A相同时，输出Z为1，否则为0。为判一致电路。C0ABA&Y&③列真值表：④功能：当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为3人表决用的组合电路：只要有2票或3票同意，表决就通过。综上：化简后是基本逻辑函数，可直接说明功能；化简后不是基本逻辑函数，由真值表判断后，文字述说功能。注意：电路确定后，功能和真值表唯一，但电路和函数式不唯一。第31、32课时掌握组合电路的设计方法授课班级日期、节次一、定义：P根据逻辑问题，设计最简逻辑电路图。791.列真值表（由逻辑问题要求，确认输入和输出变量及0、1的含义）2.写函数式（由真值表写；或直接画卡诺图后写）3.化简或变换（用公式法或卡诺图法）A101001100CBASiiiiiCCi-1ii-1（低位来的进位）i小结第33、34课时3.4常用的组合逻辑电路3.4.1编码器二进制、二-十进制、优先编码器的设计授课班级日期、节次数据选择器等。对此要掌据它们的功能和使用方法，了解工作原理。3.4常用的组合逻辑电路3.4.1编码器1.编码：数字系统中将某一信息编成二进制代码的过程。如：9→1001IYYI0011YN个输入中选中一个,编成一组n②在任何时候N个输入端中只有一个输入端有效（高电平或低（4）输入与输出关系：P对N个信号（输入数）编码，则用2≥N来确定二进制代码的位数如：对10个信号编码，则2＞10，故二进制代码位数n=4，即输入4（5）分类：二进制编码器、二—十进制（8421BCD）编码器、优先编码器。二、二进制编码器：将输入信号编成二进制代码输出的电路。为2线—n线编码器。n即：用n位二进制数（输出数）表示2个信号（输入数）的编码器。n有：4线—2线，8线—3线编码器等。例：设计一个二进制8线—3线编码器（8个出端编码器）要求：输入低电平有效（低电平时编码），且输入端在任一时刻只允许其中一个为0,其余为YIIIIIIII456724567任一时刻只能有一个输入端为低电平，2367123671357013573.画逻辑图：P图3.4.1（要画）（I～I为开关量。当I=0，输出若输入高电平有效,用或门）0700～9十个输入信号分别编成对应的二进制代码（BCD10线—4线编码器。例：设计一个10线—4线8421BCD编码器。要求：输入高电平有效（对高电平编码）,且输入端在任一时刻只允许解：1.列真值表（要画）（当“8”=1时，输出1000）（若输入低电平有效,用与非门实现）四、优先编码器：几个信号同时输入时,只对其中优先权最高的进行编码。线—3线—4例：54LS148芯片（8线—3线二进制优先编码器）1.列真值表：P表增加了三个控制端：ST—选通入、Y86SEX芯片的逻辑符号：P图3.4.4；简意图：P（要画）148芯片联起来,构成16线-8图3.4.587补充作业：电话室需对4课后小结此内容学生不太容量懂，学习效果一般。第35、36课时3.4.2译码器一、译码和译码器----三、二—十进制译码器授课班级日期、节次教学过程1.译码（解码）：P将二进制代码所表示的信息翻译出来。编码的反过程。88AAYY001代码输入（n位）1AY(N个)001：8421BCD：99即：输入n位二进制代码（地址）,输出线为2根。n（2）写函数式：P89（要写）。作扩展功能或级联使ABC用。ST=0或ST=ST=1，本片不工作。ABC（2）写函数式：P（要写）芯片的逻辑符号：简意图：P（要画）常用的二进制译码器芯片有：双2线—4线：54/74HC139、54/74LS1393线—8线：54/74HC138、54/74LS1384线—16线：54/74HC154、54/74LS1542.应用：如：将3线—8线扩成4线—16线。91注意ST、ST的接法：低位片靠ST、ST控制；高位片靠STABCBCA控制。当DDDD=0000～0111（0～7）时,低位片工作,高位片不工作。3210当DDDD=1000～1111（8～15）时,低位片不工作,高位片工作。3210（2）作数据分配器：将总线的数据分配到多个支路中的一路上去。（可与数据选择器配合用：ST作数据输入,相当于波段开关，其位置由A210★（3）构成多输出的函数发生器：用译码器和门电路配合构成：当译码器输出端为低电平时，和与非门配合。当译码器输出端为高电平时，和或门配合。Ci＆＆YYYYYYYY6012457BC1046i（芯片有：54/74HC42、54/74LS42等。原理同3线-8线译码器）※注意：有六组伪码。当输入伪码时，输出为无效状态（都为1或0）课后此内容学生容量懂，学习效果好。小结第37、38课时3.4.2译码器四、显示译码器（章节目）授课班级日期、节次数字系统中，常需要显示数字，这就需要“数字显示电路”其框图：或（1）原理：将0～9的十进制数通过七段字划亮灭的不同组合来实现。aecd①气体放电显示器：已淘汰。如：辉光数码管、等离子体显示板等。利用高压使气体辉光放电。②荧光数字显示器：已淘汰。如：荧光数码管、场致发光数字板等。利用灯丝加热使阴极发射电子、经栅极加速，再轰击荧光粉显示。③半导体数码管：使用最广。由发光二极管（LED）构成。PN将电能转为光能，由含磷、砷比例不同，发出不同颜色光。分共阴数码管：由译码器输出高电平来点亮发光二极管。P图3.4.1494型号：BS201、202、207，LST547等共阳数码管：由译码器输出低电平来点亮发光二极管。型号：BS204、206，LST548等P110填空3.3一般要在显示译码器与显示器之间加限流电阻R的计算公式P（R94优点：工作电压低，体积小，亮度高，响应速度快，颜色丰富。缺点：工作电流大。液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能控制它的透明度和显示的颜色，由此制成动态散射效应而显示。即：将电极排列成“8”字型，选择不同电极组合加正电压，便显示字符。缺点：亮度差、响应速度慢。用于计算器等。2.BCD—七段显示译码器将BCD代码译成数码管所需的信号并由数码管显示出来,故与数码管配套使用。只有4线-7线。分：（1）共阴七段显示译码器：用高电平点亮共阴数码管。与共阴LED数码管配套使用。有：HC4511、14513、LS48、LS248等。芯片14513：②逻辑符号：P图3.4.17(a)；与数码管连接图：P图97a～g全为1,七段全亮。（一般为1）—优先权最高。（一般为1）—优先权第二。AAA被锁存,不传至译码器输出，3210Ya～g保持原态。（一般为0）—优先权第三。3210（一般为0）—优先权第四。RBI=1同时RBO=1，送给低位RBI端,低位灭零。（RBI与RBO配合用,可灭最高位0和小数点后最低位P图3.4.18）LED数码管配套使用。有：5446、5447、5449（TTL）等。芯片5447：功能与14513相似，与数码管连接图P图3.4.19。也用于共阳或共阴LED数码管。芯片14543：与数码管连接图P图3.4.20。功能表：P表3.4.8。课后小结此内容学生不太容量懂，学习效果一般。第39、40课时了解多位加法器、数值比较器的功能、原理及应用数值比较器的功能和应用多位加法器的功能和应用授课班级日期、节次一、功能：实现两个多位二进制数相加的电路如：AAAA+BBBB）前面介绍过11.串行进位加法器：P。将低位的进位输出端依次接到相邻高位的进位输99AAAA3210入端,最低位的进位输入端接地。故任一位加法运算都要等低位加完送来32103204如：两个4位数相加：电路：P图3.4.22（要画）99特点：电路简单，但运算速度慢。等（每片中有两个12.超前进位加法器：P将低位进位信号经判断直接送到输出端，使各位运99算同时进行。即：利用PC=AB+C（A⊕B）,如：i+1iiiiiC=AB+C（A⊕B）制成相应电路,接到相应全加器4333出端：三个：Z（表示A＞B（A=B）3入端：八个：A、A、A、A，B、B、B、B2AAAA出端：三个：OUT32其中A=AAAA，B=BBBB31用于超过4位数比较器时的级联。①只用一片芯片时（两个4IN（A＜B＝=0，IN（A=B）=IN（A＞B）=1（由P逻辑图看出）101②两个芯片级联（两个5～8P图3.4.27连接。（要画）102IN（b）当高位的4的IN的输入决定高位片的输出结果。（真值表中中间情况。其中IN（A＞B）优先权最低）综上可知：只有A=B时,IN输入什么信号,决定输出结果。此内容学生不太容量懂，学习效果一般。小结第41、42课时教学过程一、功能102输出。P图3.4.28（要画）2选选10354153、14539等；8选1：54151、HC251、4512等；j出端：Y使能控制输入端（选通端）ST：作控制和功能扩展用。（ST=0，MUX工作；ST=1，MUX不工作，Y=0）YMUXnY10D3)100101102103iiYMUX逻辑符号：2四、应用：（在地址控制下,将D～D并行入转为串行出。P图3.4.31）0i（2）构成总线开关：与数据分配器（即译码器）合用,构成双刀多掷开关,实现一路总线按地址要求传送多路数据中某一路数据。P图②将最小项的变量数或变量数减1,作MUX的地址输入个数n，由此确定n③将与或式中已存在的最小项m对应数据输入端D赋值1,不存在赋值0；ii解：①将Y写成最小项与或式：P（要写）8项)②Y为3变量函数,MUX地址入端为3个（或3-1=2个）,故选MUX为8选101356724则：Y的函数式：P105～106（要写）4项)※MUX一般不超过16选P图3.4.35。作业：P20①、22111此内容学生容量懂，学习效果好。小结第43、44课时消除方法授课班级日期、节次一、竞争：P门电路有两个输入信号同时向相反状态变化（跳变）现象。107二、冒险：竞争时,输出端产生干扰脉冲的可能性（竞争不一定出现干扰）—时,输出端可能出现虚假信号—瞬态尖脉冲（电压毛刺或噪声）（冒险）的现象。①A后到先到1，出现A、B同时为1，使Y有干扰。（由1→0变化时的延迟时间长，则产生正向干扰；反之，不产生）0→1断。一、代数法：函数在一定条件下可能出现Y=A+A或Y=AA,则存在竞争冒险。例：P例3.5.1（当A由1→0或0→1时,则A由0→1或1→0,可能出现干108二、实验方法：P加所有状态的输入信号,观察输出波形是否有尖脉冲。109三、用计算机辅助分析法：用“模似程序”检查。四、用卡诺图法：若函数卡诺图中存在相切而不相交的圈,则存在。综上：对于简单的函数式用代数法。代数法和卡诺图法有时能同时用，有时引入一个与输入信号状态转换同步且脉宽大的反方向负P。2脉冲,在竞争时间内把门封住。如：P波形P。二、引入选通脉冲：其低电平去干扰,高电平使门正常输出。如P波形110四、修改逻辑设计：增加冗余项。即：把卡诺图中,原来相切的两个方格用一个多余圈链起来。例如：P图3.5.6（要画）1101.组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。真值表→逻辑功能描述。表达式化简和变换→画出逻辑图。译码器、加法器、数值比较器、数据选择器要掌握逻辑功能、设计方法和使用方法。5.组合电路的竞争冒险：当一个门的两个输入信号同时朝相反方向变化时，其输出端可能出现干扰脉冲。消法方法：引入封锁或选通脉冲、接滤波电容、修改逻辑设计。此内容学生不太容量懂，学习效果一般。小结第45、46课时教学目的掌握基本RS触发器的电路结构和逻辑功能及其表示方法与要求授课班级日期、节次教学过程◆掌握RS、JK、D、T、T触发器的逻辑功能及其表示方法逻辑符号、特（性方程、时序图、真值表、状态图◆熟悉各种触发器的电路结构、工作原理、触发方式及它们之间的转换。◆了解触发器定义、初态和次态概念。统不仅要对数字信号进行运算,还要将运算结果保存起来,这就需要有存储功能的逻辑单元,触发器就是有存储功能。什么是触发器？是构成时序逻辑电路的基本1位二进制数,若干个触发器组合一起,可记忆多位二进制数）（稳态：电流、电压不随时间变化的状态）并在输入信号消失后,保持更新后的状态（记忆功能）三、分类：1.2.按电路结构不同分：主从、维持阻塞、边沿、主从型边沿触发器。4.1基本RS触发器（是各种复杂触发器的基本组成部分，最简单的触发器）R、S的不同,具有置0、置1、保持功能的电路（即：输入信号为R、S的触发器）★二、电路结构和逻辑符号：1.电路结构：有两种：（1）由二个与非门交叉连接（正反馈环）构成：P图4.1.3(a)(输入端高电平有效)（要画）P图4.1.3(b)（要画）保特原态不变）（若Q=1,Q反馈到G入端使G输出Q=0，而Q=0又11（1）当R=0，S=1时,触发器置0（不论触发器原来什么状态都变为0（原来是1，变为0；原来是0，保持0）（2）当R=1，S=0时,触发器置1（不论触发器原来什么状态都变为1（3）当时,RS触发器的约束条件R+S=1或RS=0（保证R、S不同时取在R、S同时撤除(R=S=1)后，触发器状态不能确定。※①记忆功能的根本原因：正反馈作用。即：触发信号消失后（R=S=1）,电路靠两门互锁反馈稳定在新状态。★②双稳态触发器的性质：具有两个稳态并能在适当信号触发下翻转。③RS（即：触发信号采用电平信号，不是边沿触发）★四、逻辑功能的表示方法：117归纳：Q在R、S不同时,与S相同。2.时序图（波形图）（已知R、S波形,画出Q、Q随时间变化的波形）应用：直接用RS触发器场合不多,但它是复杂触发器的基本部分。课后此内容学生容量懂，学习效果好。小结第47、48课时4.2几种时钟触发器的逻辑功能4.2.1同步RS的触发器掌握同步RS触发器的电路结构和逻辑功能及其表示方法与要求授课班级日期、节次教学过程复习：基本RS触发器电路结构和功能。基本RS触发器为无时钟或异步触发器,其特点是直接受触发信号的控制,只要输入置0或置1信号一出现,输出就置0或置1,状态的转换没有一个统一节拍,不便控制。为便于控制,在其电路中增加了两个控制门和一个控制端,只要控制端出现脉冲信号,触发器才动作,怎么动作,由R、S信号决定,此控制端称时钟脉冲,简称时钟CP。一、时钟触发器：具有时钟脉冲（CP）控制的触发器。CP能影响输出状态。CP输入信号才可能影响输出状态。的触发器。1.电路结构：四个与非门(G～G)组成：G、G为基本RS的触发器141211934CP为时钟脉冲控制端；R、S为输入信号端119二、逻辑功能分析：初态（现态）Q：CP作用前触发器的原状态。n次态（新态）Q：CP作用后触发器的新状态。n+1（1）当CP=0时,G门被封住,输出R=S=1触发器不动作,保持原态。34（2）当CP=1时,端信号经G倒相后加到端,使触发器输出34Q）n与输入、初态有关R=S=1，则Q=Q=1，在CP由1→0后，Q状态不定（失效）★2.逻辑功能的表示方法：120归纳：R=S=0，Q与原态Q同；R与S相反，Q与S同；R=S=1，不允许。n+1）（2）由真值表画出卡诺图：P图4.2.2（要画）Q=S+RQ（CP=1）n+1nCP作用下,触发器状态变化与触发信号（R、S）之间的关系图形。与真值表一致,是真值表的直观形象表示。P图4.2.3（要画）1.空翻：在CP=1内触发器多次翻转的现象。2.产生原因①采用了电平触发方式,使得在CP=1时R、S多次变化引起的；②作计数状态时CP宽产生的（P图3.解决办法①采用边沿触发器②CP脉宽＜3t（三个门的传输延迟时间pd课后此内容学生容量懂，学习效果好。小结第49、50课时课题4.2.2主从CMOS边沿D触发器----4.2.3维持阻塞边沿D触（章节目）发器了解D触发器的工作原理掌握D触发器的触发方式和逻辑功能及其表示方法D触发器的逻辑功能及其表示方法D触发器的工作原理授课班级日期、节次复习：什么叫同步触发器及其缺点和解决办法。4.2.2主从CMOS边沿D触发器122四个或非门(G～G)、四个传输门(TG～TG)、四个非门构成：1414122TG～TG由C、C控制，4而C、C由CP控制。3441TG——主、从触发器间的控制门3DD（与CP无关，直接Direct置0、置1）Q表1个DSR1D01D（1）CP=0时：使C=1，C=0，则TG、TG通，TG、TG止,主触发器通过TG接收输入信号D,使Z=D，Z=D，从触发器通过TG保持原态。∴Q=Qn+14（2）CP=1时：使C=0，C=1，则TG、TG止,TG、TG通,输入被TG封锁,3主触发器通过TG保持CP上升沿（0→1）瞬间D信号（Z=D，Z=D）,而2不再接收外来的D信号,从触发器状态由主触发器此刻状态决定（Q=Zn+13综上：在CPQ=D）,从而克服了空翻。n+1此类结构的触发器称主从型边沿触发器。D（1）当R=1,S=0，无论CP和D如何,触发器复位,Q=0（直接置D（2）当R=0,S=1，无论CP和D如何,触发器置位,Q=1（直接置D（4）当R=S=1,Q=Q=1不允许,∴约束条件：SR=0P4.3129约束条件：SR=0（对D无约束条件）※产品型号：54HC74、54LS174、54HC175、54LS175、74LS74等。一、电路结构和逻辑符号：123六个与非门（G～G）构成：16G与G、G与G、G与G——基本RS触发器123456QQSS、R——异步置位端、异步复位端（低电平有效）SRDDDDD——输入端（D=DD1201当R=S=1时（CP四种情况下的输出状态D1.CP=0时：G、G被封住输出1,R=S=1，触发器保持原态,∴Q=Q4但G输出由D=1）566565若D=0,触发器置0,且①线、②线保证D=0在CP↑时刻,触发器置0；若D=1,触发器置1,且③线、④线保证D=1在CP↑时刻,触发器置1。3.CP↓时刻的情况同1。综上：维持阻塞作用产生后,在CP=1内,D可任意变化,Q不变,克服空翻。正边沿触发器：CP上升沿（CP↑）触发器。小结第51、52课时课题（章节目）4.2.4负边沿的JK触发器授课班级日期、节次等。主从型：74H78、71、72等。12412341234S、R——异步置位端、异步复位端（低电平有效）DDG）大于G（或传QQSRC11J01D1.CP=0时：G、G、B、B门被CP封住,输出P=P=1，B=B=0，G、G为二个3与非门构成基本RS触发器,且R=S=P=P=1。2.CP=1时：G、G、B、B门被打开,输出：B=Q、B=Q，A=PQ=JQQ=JQ、n/4A=PQ=KQQ=KQ，Q=A+B=JQ+Q=Q、Q=A+B=KQ+Q=Q，/nJ、K不起作用，触发器保持原态，∴Q=Q。n+1n3.CP↑时刻：由于G、G的延时作用，B、B门先打开，使B=Q、B=Q，/4随后A=JQ，A=KQ，Q=A+B=Q，Q=Q，n+1J、K不起作用，触发器保持原态，∴Q=Q。n+1n4.CP↓时刻：由于G、G的延时作用（G、G的CP仍为B、B门先关34闭，使B=B=0，而P=JQ、P=KQ（在P、P的t、G等pd效为二个与非门构成的基本RS触发器（P=S，Pn+1此后，G、G被CP=0封锁，P=P=1，Q不再随J、K变化而保持原态。/综上：负边沿触发器是利用内部门电路传输延迟时间的不同，使触发器只有在CP↓时刻,输出状态Q随J、K变化[Q=JQ+KQ，且J、K可任意取值,无约束条件（Q分别反馈G到入端,不可能使P=Pnn/34在CP的其它时间,保持原态不变,克服空翻。n+1J与K相反，Q与J同。n+1∴J、K触发器具有置0、置课后小结第53、54课时掌握T和T触发器的构成和逻辑功能及其表示方法/掌握不同触发器之间的转换T和T触发器的构成和逻辑功能及其表示方法/授课班级日期、节次1.定义：在CP作用下,根据输入信号不同,具有保持和翻转功能的电路。2.电路构成：将JK触发器的J=K=T即可。3.逻辑功能的表示方法：QQQQQQC1C1或127归纳：T=0，Q与原态Q相同；T=1，Q与原态Q相反（CPn+1（4）状态图：P（要画）1273.逻辑功能的表示方法：（1）特性方程：Q=T⊕Q=1⊕Q=Q（CP边沿时刻）127一般集成触发器中不存在T、T触发器,市场产品多为JK触发器和/D触发器,故要了解不同类型触发器之间的转换。※转换方法：利用已有触发器和待求触发器的特性方程对应相同的原则，求出转换的逻辑电路。TQnnQTQTQTQnnnQCP1Qn1nnn1nnnQCPDQQKQnn1nnnnQCPQKQJnnnnnnnnSQRQQn+1T⊕nTQn+1CPQnQDJQKQnn&1J1DQn+1nn+1n1QCP本章小结1.触发器是具有记忆功能、并能存储数字信息的最常用的一种基本单元电路，是构成时序逻辑电路的基本逻辑部件。2.触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和时序图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。3.同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。此内容学生容量懂，学习效果好。小结第55、56课时第五章时序逻辑电路5.1概述----5.2时序电路的分析方法掌握时序电路的定义、特点、逻辑功能的表示方法掌握时序电路的分析方法授课班级日期、节次教学过程◆掌握：①时序电路的定义、特点、分析方法；②集成时序电路器件功能表进制计数器的工作原理和逻辑功能，以及集成计数器构输出状态由输入状态和原状态（或以前的输入）决定的电134路。触发器属于最基本的时序电路,还有寄存器、计数器等。★二、电路结构上的特点：P1341.由组合电路（门电路）和存储电路（触发器）构成,触发器必不可少。134驱动方程：Z（t）=H[X（t）]t—初态时刻（CP作用前时刻）（触发器的输入方程）t—次态时刻（CP作用后时刻）n+1n+1（触发器的输出方程）1.同步时序电路：P134所有触发器受同一CP控制,其状态同时发生变化。2.异步时序电路134所有触发器不受同一CP控制,其状态不同时发生变化,有先有后。部分电路可能有公共的CP信号，也可能都没有。1.逻辑方程式：有：时钟、输出、驱动、状态方程。3.状态图：状态转换及方向、相应输入及输出取值图。是状态表形象表示。波形。★5.2时序电路的分析方法一、定义：对给定的时序逻辑电路图,分析其逻辑功能。★二、分析步骤（4步）1.写方程式：写出：时钟方程（各CP驱2.求状态方程：写出各触发器特性方程,将各驱动方程代入之,再化简得。3.计算,并画状态表状态图、时序图：将初态和输入信号的各种取值代入状态方程和输出方程中,计算出相应次态和输出。注意：①设初始态；②CP触发条件；③不能漏掉任一取值组合。4.确认逻辑功能。135此内容学生容量懂，学习效果好。小结第57、58课时课题5.3寄存器和移位寄存器5.3.1寄存器----5.3.2移位寄存（章节目）器一、单向移位寄存器了解寄存器的定义、功能、组成、分类及移位寄存器的工作与要求重点难点单向移位寄存器的状态图、时序图图寄存器的定义、功能、组成、分类授课班级日期、节次5.3寄存器和移位寄存器5.3.1寄存器一、定义：暂时存放数码的逻辑部件。二、功能：接收、存放或传递二进制数码。三、组成：由N位数码，应有N个触发器）四、分类：移位寄存器：寄存及移位数码。2.按输入输出信号方式分：并行输入—并行输出：n位数码由一个CP控制同时接收和发出。串行输入—串行输出：n位数码由n个CP按顺序逐位移入和移出。并行输入—串行输出：n位数码同时接收，逐位移出。串行输入—并行输出：n位数码逐位移入，同时发出。3.按接收数码方式分：双拍工作方式：先置单拍工作方式：直接存放。五、单拍工作方式的基本寄存器：1.电路组成：如：4位数码寄存器：P图5.3.1——构成D触发器。138四个基本RS触发器（FF～FFQ～Q；3030八个与非门：作控制门；一个CP控制端；四个数码输入端D～D。30（也可直接用D触发器构成如P1图5.3.2）n+1321032103215.3.2移位寄存器01.定义：在移位脉冲CP作用下能使寄存器中的数逐次左移或右移的电路。2.功能：存储数码并能移位。1383.应用：用于存储数据、数据串行—并行转换、数据的运算和处理等。根据移位方向不同,移位寄存器为单向和双向移位寄存器。下面分别介绍之。一、单向移位寄存器：1.电路组成：如：4位单向右移位寄存器。P图139右移：低位向高位移。即：低位出Q接到相邻高位入四个D触发器（FF～FF）构成：30一个数据端入端：FF的入端D——串行输入端。00四个输出端Q～Q：Q～Q——并行输出端,Q——串行输出端。30303R——异步0端；CP——移位指令。D每当CP↑时刻,输入数据D移入FF00发器，Q=D，Q=D=Q，Q=D=Q，Q=D=Qn+11如：初始态为0000，D=1，第1个CP↑,Q=1；第2个CP↑,Q001第3个CP↑,Q=1；第4个CP↑,Q=1；依次右移位。3状态表设初始态QQQQ=0000,串行输入数据D=1101，139★综上：经4个CP后,串行输入的4个数据全部移入寄存器中,并可从四个触发器Q端并行输出；若要从FF的Q端串行移出,则要再输入4个CP即可（如P若用JK触发器构成,联接图如P图140课后小结此内容学生容量懂，学习效果较好。第59、60课时5.3.2移位寄存器二、芯片74LS194----5.4计数器授课班级日期、节次教学过程二、芯片74LS194——4位双向移位寄存器。140由4个RS触发器和门电路组成的同步时序电路,既能左移（高位向低移，且数据从D高位入）,又能右移（低位向高位移,且数据从DSRSLSRD～D（3，4，5，6）——数据并行输入端030301（1）方程式：时钟方程：CP=CP=CP=CP=CP=CP+MM/1状态方程：Q=1S+1RQ=1R=MQ+MQ+MMD（CP↑时刻）n25个）0nD串入。0SRnD串入。101SL0（3）逻辑符号：P图5.3.7141发生器11（1）电路图：P图5.3.8（要画）142（2）工作原理：P。142当启动脉冲为0时,MM=11，CP↑时刻置数Q～Q=D～D=0111；00当启动脉冲为1时,MM=Q=Q（若预置数为P时序图P图5.4计数器（使用最多）二、应用：P142用于计数、定时、分频、产生节拍脉冲及数字运算。三、分类：P142有效循环状态数为2个。n8421BCD码计数；有效循环状态数为10个。课后小结第61、62课时5.4.1异步计数器一、异步二进制加法计数器----二、异步掌握异步二进制加法、减法计数器的构成和逻辑功能的表达异步二进制加法、减法计数器的构成和逻辑功能的表达方式授课班级日期、节次教学过程一、异步二进制加法计数器：指计数器中各触发器不同接同一CP,但其输出状态随CP的输入,按二进制加法规律递增,且有效循环状态数为2个。※分析异步计数器尤其要注意各触发器的时钟信号。★例：3位异步二进制加法计数器：1.电路构成：将3个JK或D触发器接成T触发器后,再