(5.12.3)-25JK触发器电路及电路

主要内容JK触发器的电路结构和逻辑功能重难点JK触发器逻辑功能的四种描述方法3.JK触发器边沿触发的主从型JK触发器是目前功能最完善、使用较灵活和通用性较强的一种触发器。（1）电路组成KJCPQ1Q1&&G6G5&G7&G8RDSDRDSD&&G2G1&G3&G4QQ1

图示为主从型JK触发器逻辑电路结构图。其中G1~G4构成主触发器，输入通过一个非门和CP控制端相连。G5~G8构成从触发器，从触发器直接与CP控制端相连。

主触发器Q端与G7的一个输入相连，Q端和G8的一个输入端相连，构成两条反馈线。主触发器从触发器（2）JK触发器的工作原理KJCPQ1Q1&&G6G5&G7&G8RDSDRDSD&&G2G1&G3&G4QQ1CP=1期间：11111110100010

主触发器因CP=0被封锁，输出状态保持不变。

从触发器由于CP=1被触发，其输出次态Q1n+1随着JK输入端的变化而改变。

设输出现态Q=1、J=1，K=0G8有0出10G6有0出111G5全1出00

从触发器把CP=1时的状态记忆下来，在CP下跳沿到来时作为输入状态送入主触发器中。1（2）JK触发器的工作原理KJCPQ1Q1&&G6G5&G7&G8RDSDRDSD&&G2G1&G3&G4QQ1CP下跳沿到来时：1111111010010

从触发器因CP=0被封锁，输出状态保持不变。

主触发器由于CP=1被触发，其输出次态Qn+1随着输入端的变化而改变。G2有0出1G1全1出01G3有0出10

显然JK触发器在CP下跳沿到来时输出状态发生改变，且此状态一直保持到下一个时钟脉冲下跳沿的到来。21001为什么在CP=0期间输出状态不变？（2）JK触发器的工作原理

边沿触发的主从型JK触发器能有效地抑制“空翻”现象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间的对应关系为：①J＝0，K＝0时，触发器无论现态如何，次态Qn+1＝Qn，保持功能；②当J＝1，K＝0时，无论触发器现态如何，次态Qn+1＝1，置1功能；③当J＝0，K＝1时，无论触发器现态如何，次态Qn+1＝0；置0功能；④当J＝1，K＝1时，无论触发器现态如何，次态Qn+1＝Qn，翻转功能。结论：JK不同时，输出次态总是随着J的变化而变化；JK均为0时，输出保持不变；JK均为1时，输出发生翻转。

16

15

14

13

12

11

10

9

74LS112

1

2

3

4

5

6

7

8

VCC

D1RD2R2CP

2K

2JD2S

2Q

1CP

1K

1JD1S

1Q

1Q

Q2

GND

·

实际应用中大多采用集成JK触发器。常用的集成芯片型号有下降沿触发的双JK触发器74LS112、上升沿触发的双JK触发器CC4027和共用置1、清0端的74LS276四JK触发器等。74LS112双JK触发器每片芯片包含两个具有复位、置位端的下降沿触发的JK触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。

下图所示为其管脚排列图：（3）常用集成JK触发器

芯片型号中含有74表示TTL集成芯片；含有CC或CD表示CMOS集成芯片。JK触发器逻辑功能的描述①特征方程11，10②状态图01触发器的“0”态触发器的“1”态01，1100010010SRC11K1JRDSDCPKJQQJK触发器逻辑图符号此符号表示边沿触发加圈表示下降沿触发③JK触发器功能真值表CPJKQnQn+1功能↓0000保持↓0011保持↓0100置“0”↓0110置“0”↓001置“1”↓1011置“1”↓101翻转↓1110翻转置1置0翻转保持④JK触发器时序波形图

归纳JK触发器的特点：①边沿触发，即