第6章第十次课

第6章

存储器6.1存储器的分类6.2读写存储器（RAM）6.3现代RAM6.4只读存储器6.5IBM-PC/XT中的存储器，扩展存储器及其管理

(补充讲)济南大学自动化学院12014年3月26日回顾上次课的内容：一、

IBMPC/XT机主板结构二、IBMPC/XT控制核心和接口5.1.1、8086的两种组态5.1.2、8086引脚5.2、8086处理机时序5.3、系统总线济南大学自动化学院22014年3月26日本章学习要求:1、了解半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。济南大学自动化学院32014年3月26日返回本节数据存储器引脚功能及排列VCC——电源正GND——电源负CS——片选CS2——掉电保护电压输入WE——写有效OE（RD）——输出有效A0～A12——地址线D0～D7——数据线

NC

A12

A7

A6

A5

A4

A3

A2

A1

A0

D0

D1

D2

GND

——

——

——

——

——

————

——

——

——

——

——

——

——

VCC

WE

CS2A8

A9

A11

OE

A10

CS

D7

D6

D5

D4

D3

128

227

326

425

524

623

722

821

920

1019

1118

1217

1316

1415

通用的存储器济南大学自动化学院42014年3月26日6.1半导体存储器分类1、简介2、半导体存储器的分类3、选择存储器件的考虑因素济南大学自动化学院52014年3月26日简介(概述)

存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强（P175教材图）济南大学自动化学院62014年3月26日内存储器是一个半导体芯片，所以也叫它半导体存储器。它是以电的形式对数据进行存储，所以CPU可通过数据总线、地址总线和控制总线直接对其进行访问。它用于存放CPU当前处理的数据。外存储器是计算机的外部设备，它所保存的数据CPU不能直接访问，要通过接口电路，先输入到内存储器后，CPU才能访问。所以它用于存放CPU当前不用的数据。它的优点就是存储容量大，数据不易丢失。半导体存储器的逻辑结构如图6-1*。济南大学自动化学院72014年3月26日地址译码器

地址

内容

0000H

0001H

0002H

XXXXH

控制总线

数据总线

地址总线

图6-1*存储器的逻辑结构示意图控制逻辑济南大学自动化学院82014年3月26日存储器从外部看，有地址引脚，数据引脚和控制引脚。从内部看，有地址译码器、存储体、读写逻辑等组成。存储体是存储器的主体，存储体由是储存单元组成。一个储存单元由许多位组成，每一位可存放一个高电位（1），或一个低电位（0），相当于二进制编码的一位。一个储存单元的位数称为字长，一般8位称为一个字节，16位称为一个字。微机中储存单元是8位的（通常情况），所以一个储存单元中存放的是一个字节。济南大学自动化学院92014年3月26日地址译码器可以将外部输入的二进制编码转化为某一存储单元的选通信号，也就是说，在存储器的地址引脚上加任何一个二进制代码都可以唯一地选中一个存储单元。我们把对应某一存储单元的二进制代码称为该存储单元的地址，每个储存单元都有一个地址。在读或写信号控制的作用下，可以从数据线上读出选中的存储单元中的内容，或将数据线上的数据写入选中的存储单元。济南大学自动化学院102014年3月26日6.1半导体存储器的分类1．RAM的种类：在RAM中，按工艺可分为双极型和MOS型两大类。用MOS器件构成的RAM，可分为静态RAM和动态RAM两种。(随机)读写存储器RAM （1）

双极性RAM （2）

MOSRAM •静态RAM •动态RAM济南大学自动化学院112014年3月26日2．ROM的种类：1）掩膜ROM；2）可编程的只读存储器PROM；3）可擦除的EPROM；4）电擦除的EEPROM；5）快速擦写存储器FlashMemory又称快闪存储器济南大学自动化学院122014年3月26日

图6-2半导体存储器的分类济南大学自动化学院132014年3月26日3选择存储器件的考虑因素(补充)（1）易失性（2）只读性（3）位容量（4）功耗（5）速度（6）价格（7）可靠性济南大学自动化学院142014年3月26日6.2读写存储器（RAM）济南大学自动化学院152014年3月26日6.2.1静态RAM1．基本存储电路单元（六管静态存储电路）图6-3基本存储电路单元VCC（+5V）ABT3T4T1T2AB济南大学自动化学院162014年3月26日图6-3六管基本存储电路单元

X地址译码线

D0

DO

(I/O)

接Y地址译码器

(I/O)

T6

T5

VCC

（+5V）

A

B

T1

T2

T3

T4

T7

T8

•

•

•

•

•

•

•

•

济南大学自动化学院172014年3月26日2．静态RAM的结构图6-5典型的RAM的示意图济南大学自动化学院182014年3月26日3．SRAM芯片实例常用的SRAM芯片有2114位1K×4济南大学自动化学院192014年3月26日济南大学自动化学院202014年3月26日6.2.3RAM与CPU的连接

主要有以下三部分

1、地址线的连接

2、数据线的连接

3、控制线的连接济南大学自动化学院212014年3月26日CPU与存储器的连接时应注意的问题1．CPU总线的负载能力2．CPU的时序与存储器的存取速度之间的配合3．存储器地址分配和片选问题4.控制信号的连接济南大学自动化学院222014年3月26日济南大学自动化学院232014年3月26日济南大学自动化学院242014年3月26日存储器片选信号的产生方式和译码电路1．片选信号的产生方式（1）线选方式（线选法）（2）局部译码选择方式（部分译码法）（3）全局译码选择方式（全译码法）济南大学自动化学院252014年3月26日2．存储地址译码电路74LS138经常用来作为存储器的译码电路。

图6-1674LS138引脚济南大学自动化学院262014年3月26日

G2AG2BG1CBAY7～Y0有效输出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111无效表6-374LS138的真值济南大学自动化学院272014年3月26日CPU（8088系列）与存储器的连接

1．1KBRAM与CPU的连接（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）控制线，数据线，地址线对应相连。济南大学自动化学院282014年3月26日图6-17用1024×1位的芯片组成1KRAM的方框图济南大学自动化学院292014年3月26日图6-18用256×4位的芯片组成1K×8RAM的方框图256需要多少地址线？济南大学自动化学院302014年3月26日2.CPU与2KBRAM的连接2KB的涵义?2K*8是8位如用21141K*4位的芯片.需要几片?1K*8就需要2片;2K*8就要2(1K*8)就需要4片济南大学自动化学院312014年3月26日图6-9用2114芯片组成2KRAM全局译码结构图

D7～

A9～A0

CS

2114

WE

D3～D0

6：64译

码

器

D7～

A9～A0

CS

2114

WE

D7～D4

D7～

A9～A0

CS

2114

WE

D3～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

10A11A10济南大学自动化学院322014年3月26日第一组:A15--A10A9---A0地址最低0000000000000000地址最高0000001111111111

0000~03FFH第二组第一组:A15--A10A9---A0地址最低0000010000000000地址最高000001

1111111111

0400~07FFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0济南大学自动化学院332014年3月26日2．4KBRAM的连接(两种方法)（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。济南大学自动化学院342014年3月26日表6-4线选方式地址分布A15A14A13A12A11A10地址分布XX1110第一组：3800H~3BFFHXX1101第二组：3400H~07FFHXX1011第三组：2C00H~2FFFHXX0111第四组：1C00H~1FFFHA9---A000000000001111111111济南大学自动化学院352014年3月26日用2114芯片组成4KRAM线选控制译码结构图

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

直接用地址（线选法）济南大学自动化学院362014年3月26日图6-12用2114芯片组成4KRAM局部译码结构图用译码器2：4（部分译码法）

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

译码器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

济南大学自动化学院372014年3月26日线选方式地址分布A15A14A13A12A11A10地址分布XXXX00第一组：0000H~03FFHXXXX01第二组：0400H~07FFHXXXX10第三组：0800H~0BFFFHXXXX11第四组：0C00H~0FFFHA9----------A000000000001111111111济南大学自动化学院382014年3月26日图6-21用2114芯片组成4KRAM全局译码结构图

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64译

码

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

用6（全部）译成64（全部译码法）济南大学自动化学院392014年3月26日3.多(大于4)RAM与CPU的连接参见教材:P1866.2.464KB动态RAM(略)增大容量济南大学自动化学院402014年3月26日6.3现代RAM1．ECCRAM2．EDORAM和突发模式RAM3．同步RAM（SynchronousRAM，简称SDRAM）4．高速缓冲存储器RAM5．RAMBUS内存6．DDR

SDRAM7．VirtualChannelMemory（VCM）8．SLDRAM（Synchnonous

Link

DRAM）济南大学自动化学院412014年3月26日1．ECCRAMECCRAM可以自动纠错的RAM2.EDORAM和突发模式RAMEDO技术是在当前读写周期中就启动下一个读写周期，比普通DRAM的读写速度可提高30%。突发模式在当前读写周期中就启动下面4个单元的操作，可更大地提高RAM的读写速度。3.同步RAM（SDRAM）CPU和RAM用同一个时钟，用步工作，比EDO速度还快。济南大学自动化学院422014年3月26日4.高速缓冲RAM（CDRAM）把高速的SRAM集成到DRAM芯片中，作为DRAM的内部高速缓存。5.RAMBUS内存通过简化RAM结构来提高工作频率，进而提高传输速率。济南大学自动化学院432014年3月26日6.DDRSDRAMDDRSDRAM是在时钟脉冲的上升沿和下降沿都传输数据的SDRAM，所以叫双倍速率SDRAM。常见的有PC1600(数据传输率1600GBps)和PC2600(数据传输率2600GBps)。济南大学自动化学院442014年3月26日7.VCMVCM虚拟通道存储器，是一种缓冲式存储器，其中集成了通道缓冲器，用高速寄存器进行配置和控制，实现高速数据传输。8.除上述几款新型内存外，还有SLDRAM（SynchnonousLinkDRAM同步链动态随机存储器)、DirectRambusDRAM（接口动态随机存储器）、FCRAM（FastCycleRAM快速循环动态存储器）等几种新型的RAM技术及芯片类型。济南大学自动化学院452014年3月26日6.4只读存储器（ROM）6.4.1掩膜ROM6.4.2可擦除可编程的ROM（EPROM）6.4.3电可擦可编程ROM（EEROM）6.4.4新一代可编程ROM（FLASH）济南大学自动化学院462014年3月26日6.4.1掩膜ROM如图有的列是连有管子，有的没有，这是在制造时由二次光刻版的图形（掩模）所决定图6-23单译码结构电路济南大学自动化学院472014年3月26日图6-12复合译码结构电路济南大学自动化学院482014年3月26日表6-1掩膜ROM的内容位单元D3D2D1D001001110102010131111济南大学自动化学院492014年3月26日2．双极型ROM电路双极型ROM速度比MOSROM的速度要快，它的取数时间约为几十纳秒。因此，双极型ROM适用于对速度要求较高的应用场合。济南大学自动化学院502014年3月26日6.4.2可擦除可编程的ROM（EPROM）1．基本存储电路图6-13EPROM的结构示意图济南大学自动化学院512014年3月26日2．EPROM实例图6-142716引脚VCC——电源正GND——电源负VPP——程序写入电压25VCE——片选OE——输出允许A0～A12——地址线D0～D7——数据线济南大学自动化学院522014年3月26日6.4.3可擦除可编程的ROM（EEPROM）济南大学自动化学院532014年3月26日图6-152817A引脚1．Intel2817的基本特点VCC——电源正GND——电源负WE——写入允许R/B——写入时为低，写完后为高CE——片选OE——输出允许A0～A12——地址线D0～D7——数据线济南大学自动化学院542014年3月26日2．Intel2817的工作方式表6-2Intel2817的工作方式济南大学自动化学院552014年3月26日6.4.4新一代可编程ROM（FLASH）与EEPROM有些相似，但工作机制却不同。济南大学自动化学院562014年3月26日6.5IBM-PC/XT中的存储器，扩展存储器及其管理

6.5.1存储空间的分配6.5.2ROM子系统6.5.3RAM子系统4.5.4寻址范围6.5.4寻址范围6.5.5存储器的管理6.5.6高速缓存器Cache济南大学自动化学院572014年3月26日6.5.1存储空间的分配图6-22IBMPC/XT存储空间的分配济南大学自动化学院582014年3月26日6.5.2ROM子系统其功能为：DOS引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；济南大学自动化学院592014年3月26日图6-23系统板上的ROM电路济南大学自动化学院602014年3月26日这个电路用了15根地址线接存储器，允许接215=32K的存储器芯片。用了3根地址线提高译码器进行片选，允许选8组存储器芯片。CPU的MEMR接译码器的G2A，A19接译码器的G1，A18提高反相器接译码器的G2B，所以要使译码器有效，必须A19A18同时为高，且CPU执行的是存储器访问指令。译码器8个输出端可管理的8个32K的地址如表6-5和表6-6。济南大学自动化学院612014年3月26日A19A18A17A16A15A14～A0地址范围

11000000000000000000～111111111111111C0000H～C7FFFH

11001000000000000000～111111111111111C8000H～CFFFFH

11010000000000000000～111111111111111D0000H～D7FFFH

11011000000000000000～111111111111111D8000H～DFFFFH表6-5前4片ROM的地址范围济南大学自动化学院622014年3月26日A19A18A17A16A15A14～A0地址范围

1110

0000000000000000～111111111111111E0000H～E7FFFH

11101000000000000000～111111111111111E8000H～EFFFFH

11

110000000000000000～111111111111111F0000H～F7FFFH

11111000000000000000～111111111111111F8000H～FFFFFH表6-6后4片ROM的地址范围济南大学自动化学院632014年3月26日前6个32K的地址从C0000H～EFFFFH共192K字节，用于存放系统控制程序。后2个32K地址从F0000H～FFFFFH共还有64K字节，但系统中只用了40K，有一片8K的ROM和一片32K的ROM组成，用于存放ROMBASIC和BIOS程序。这样由于8K的ROM用不了15根地址线，多余的地址引脚可选任意值，所以就有一些地址是重复的，如表6-7。但这并不防碍使用。济南大学自动化学院642014年3月26日表6-72764的4个重复的地址范围A19A18A17A16A15A14A13A12～A0地址范围

11110000000000000000～1111111111111F0000H～F1FFFH11110010000000000000～1111111111111F2000H～F3FFFH11110100000000000000～1111111111111F4000H～F5FFFH11110110000000000000～1111111111111F6000H～F7FFFH济南大学自动化学院652014年3月26日27256的地址范围A19A18A17A16A15A14A13A12～A