数字电路第3章(组合逻辑电路的分析和设计)

第3章组合逻辑电路的分析与设计学习要点：组合逻辑电路的分析和设计竞争冒险的产生和消除编码器、译码器、加法器等中规模集成电路的逻辑功能和使用方法

组合逻辑电路的分析与设计方法3.1组合逻辑电路的分析方法3.2组合逻辑电路的设计方法3.3组合逻辑电路中的竞争冒险组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）分析：已知逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。3.1组合逻辑电路的分析方法逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换逻辑表达式；(3)列出真值表；(4)根据真值表或逻辑表达式，经分析最后确定其功能。组合逻辑电路的分析方法组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数3.2组合逻辑电路的设计方法组合电路的一般设计方法一般步骤:(1)由实际逻辑问题列出真值表;(2)由真值表写出逻辑表达式;(3)化简、变换输出逻辑表达式；(4)画出逻辑图。真值表电路功能描述例1：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1穷举法12逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用异或门实现例2设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：(1)根据设计要求建立该逻辑函数的真值表A

B

CY00000101001110010111011100010111(2)由真值表写出逻辑表达式：

(3)化简（用卡诺图）：(4)画出逻辑图（图a） 如果要求用与非门实现该逻辑电路，就应将表达式转换成与非－与非表达式： 逻辑图为图b所示。ab例3设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解]

⒈逻辑抽象输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1--有0--无⒉列真值表RYGZ00000101001110010111011110010111

⒊卡诺图化简RYG01000111101111⒉列真值表RYGZ000001010011100101110111100101111⒋画逻辑图例4设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从Y0、Y1、Y2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。

解：(1)列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。

根据题意，列真值表：I0I1I2Y0Y1Y2000000001001010010011010100100101100110100111100I0I1I2Y0Y1Y200000000100101×0101××100组合电路I0I1I2Y0Y1Y2按优先级处理信号的电路优先级I0、I1、I2有效电平为高电平(3)根据要求，将上式转换为与非表达式：②由简化真值表得表达式：Y0=I0Y1=I0I1Y2=I0I1I2(4)画出逻辑图

可见，在实际设计逻辑电路时，有时并不是表达式最简单，就能满足设计要求，还应考虑所使用集成器件的种类，将表达式转换为能用所要求的集成器件实现的形式，并尽量使所用集成器件最少，就是设计步骤框图中所说的“最合理表达式”。

例5水槽由两台水泵L1

、L2供水。A、B、C为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求:1、当水位超过C点时：水泵L1

、L2均停止工作;2、当水位超过B点，低于C点时：仅L1工作;3、当水位超过A点，低于B点时：仅L2工作;4、当水位低于A点时：水泵L1

、L2同时工作.L1L1ABL1L1L1L2C输入变量（A、B、C

）：为三个检测仪的输出逻辑1：水位低于水位检测仪；逻辑0：水位高于水位检测仪。输出变量（L1，L2）：两个水泵逻辑1：水泵工作；逻辑0：水泵不工作。1、逻辑抽象：L1L2ABC当水位超过C点时，L1

、L2均停止工作;2、列真值表110100××××××10××当水位超过B点，低于C点时仅L1工作;当水位低于A点时，L1

、L2同时工作。当水位超过A点，低于B点时仅L2工作;L1L2111011101001110010100000

C

B

AL1L2ABC

L1L2111011101001110010100000CBA1×1×0101××0×××0×

000111ABC100101××××L1BC

000111ABC100011××××L2ABABCL1=+L2=B3、由真值表写出逻辑表达式简化和变换逻辑表达式4、画出逻辑电路（略）3.3组合电路中的竞争冒险1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号2、消除竞争冒险的方法有圈相切，则有竞争冒险增加冗余项，消除竞争冒险当A=C=1时，Y=1若B1→0，则会出现负向的干扰脉冲。①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。

③组合电路的设计步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。3.4.1编码器3.4常用组合逻辑功能器件3.4.5算术运算电路3.4.2译码器3.4.3数据选择器3.4.4数值比较器实现编码操作的电路称为编码器。编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。1、2位二进制编码器（4线-2线编码器）输入4个互斥的信号输出2位二进制代码真值表I0I1I2I3Y1Y0000000100000010001001010000111

编码器N个需编码的信息n位二进制码（2n≥N）输入高电平有效输出8421码高？低？码？3.4.1编码器真值表I0I1I2I3Y1Y0000000100000010001001010000111

由真值表填卡诺图：000111100001×1010×××11××××100×××

I0I1

I2I3Y1000111100001×0011×××11××××100×××

I0I1

I2I3Y0Y1=I2+I3Y0=I1+I3I0I1I2I3Y1Y00000001×××00×1××01××1×10×××111

完整的真值表Y1Y0I000I101I21

0I311简化的真值表≥1≥1Y0Y1I2I3I1I0逻辑图：Y1=I2+I3Y0=I1+I32、3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表Y1Y0I000I101I21

0I311逻辑表达式逻辑图3、3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。增加优先级设I7的优先级别最高，I6次之，依此类推，I0最低。增加标志位GS有编码请求时GS=1，以区分无编码请求和I0有效。逻辑表达式逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。4.优先编码器（8-3线优先编码器74LS148）选通输出端：选通输出端：扩展端：74LS148功能表输入输出1xxxxxxxx0111111110xxxxxxx00xxxxxx010xxxxx0110xxxx01110xxx011110xx0111110x011111100111111111111111010001000110010100111010010101101101011110输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效0111111000110074LS148芯片性能(1)高位优先编码（优先权最高，最低）(2)当某输入端优先权最高时，输出为该输入端的编号按位求反。如时，输出为111按位求反，即000。

I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS148（3）为使能输入端，低电平有效。

为使能输出端，通常接至低位芯片的端，无编码信号输入端。

和

配合可以实现多级编码器之间的优先级别的控制。为扩展输出端，是控制标志。＝0表示有编码信号输入。例由两片74LS148组成的16-4线编码器只有均无输入信号时（均为高电平）时，才允许对的输入信号进行编码。(1)片的可作为输出的第4位。指出下列几种情况电路输出的状态：端为0，其余均为高电平端为0，其余均为高电平和同为0，其余均为高电平全为0问题思考：若用四片74148构成一个32线—5线编码器，电路如何设计？若用八片74148构成一个64线—6线编码器，电路又如何设计？5、8421BCD码编码器输入10个互斥的数码输出4位二进制代码真值表逻辑表达式逻辑图6、8421BCD码优先编码器真值表逻辑表达式逻辑图3、集成10线-4线优先编码器小结

用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。3.4.2译码器3.4.2.1二进制译码器3.4.2.2二-十进制译码器3.4.2.3显示译码器3.4.2.4译码器的应用把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。3.4.2.1二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。译码器n位二进制码N个译码出的信息N≤2n1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号（高电平有效）逻辑表达式逻辑图电路特点：与门组成的阵列输出高电平有效输出低电平有效输出高电平有效使能高电平有效输出低电平有效使能低电平有效2、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），S1、、为选通控制端。当S1＝1、时，译码器处于工作状态；当S1＝0、时，译码器处于禁止状态。输入：自然二进制码输出：低电平有效表达式：A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），S1、、为选通控制端。当S1＝1、时，译码器处于工作状态；当S1＝0、时，译码器处于禁止状态。真值表3、74LS138的级联例1：用一片74LS138实现函数例2：用一个3线—8线译码器实现函数:例3：试用74LS138设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。例1：用一片74LS138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.例2：用一个3线—8线译码器实现函数:解：将函数表达式写成最小项之和的形式：Y1Y0Y2Y3Y4Y6Y7Y5A2A1A0E3E2E1&&&L3L1L2+5VCBA例3：试用74138设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。

Z&

二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。3.4.2.2二-十进制译码器1、8421BCD码译码器

把二-十进制代码翻译成10个高低电平信号的电路，称为二-十进制译码器。真值表逻辑表达式逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。２、集成8421BCD码译码器74LS423.4.2.3显示译码器1、数码显示器

把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极2、显示译码器真值表仅适用于共阴极LED真值表a的卡诺图b的卡诺图c的卡诺图d的卡诺图e的卡诺图f的卡诺图g的卡诺图逻辑表达式逻辑图七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号a～g。灯测试输入灭零输入灭灯输入/灭零输出2、集成显示译码器74LS482、集成显示译码器74LS48引脚排列图功能表辅助端功能<=

7448驱动BS201A电阻的作用：提高驱动电流整数最高位整数最低位小数最高位小数最低位消去多位数码显示的无效零3.4.2.4译码器的应用1、用二进制译码器实现逻辑函数②画出用二进制译码器和与非门实现这些函数的接线图。①写出函数的标准与或表达式，并变换为与非-与非形式。210

数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。2、用二进制译码器作数据分配器DY0Y1Y2Y2n-1n位通道选择信号数据分配器①1路-4路数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据逻辑图②集成数据分配器及其应用集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器地址输入端数据输入端S2=0S3=0表达式：小结把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。3.4.3数据选择器3.4.3.14选1数据选择器3.4.3.2集成数据选择器3.4.3.3用数据选择器实现组合逻辑函数数据选择器：通过通道选择信号，把多个通道上的数据传送到公共数据通道（总线）上。D0D1D2D2n-1Yn位通道选择信号数据选择器DY0Y1Y2Y2n-1n位通道选择信号数据分配器14选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。逻辑图2集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。双4选1数据选择器CC14539两级传输门结构，A1A0状态确定后，两级中各有一个传输门导通，故输入端的数据只有一端能传到输出端。为选通端，也可作为扩展端，实现多片连接。集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展①用数据选择器实现逻辑函数基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。3.数据选择器的应用基本步骤确定数据选择器确定地址变量21n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。3个变量，选用8选1数据选择器。A2=A、A1=B、A0=C逻辑函数1选用74LS151274LS151有三个地址变量。求Di3（1）公式法函数的标准与或表达式：8选1数据选择器输出信号的表达式：比较L和Y，得：3画连线图44

Y

ABCD0D1D2D3D4D5D6D774LS151GA2A1A000

010

1

1

1L用数据选择器实现函数：例①选用8选1数据选择器74LS151②设A2=X、A1=Y、A0=Z③求DiD0=0，D1=1，D2=1，D3=0D4=1，D5=0，D6=0，D7=1④画连线图

Y

XYZD0D1D2D3D4D5D6D774LS151GA2A1A0011010

0

1L②数据分配器和数据选择器一起构成数据分时传送系统小结

数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。3.4.4数值比较器3.4.4.11位数值比较器3.4.4.24位数值比较器3.4.4.3数值比较器的位数扩展用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。3.4.4.11位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。逻辑表达式逻辑图3.4.4.24位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1

、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。4位数值