数字电路第5章(2电平触发器)-2

第五章触发器本章主要内容5.1概述

5.2SR锁存器（基本RS触发器）

5.3电平触发的触发器

5.4脉冲触发的触发器5.5边沿触发的触发器5.6触发器的逻辑功能及其描述方法电路结构：两个与非门+反馈电路输入信号：S‘、R’

；低电平有效回顾“基本RS触发器”：输入信号作用前（后）的触发器状态称现（次）态,用Qn（Qn+1）表示三个功能：直接复位功能；直接置位功能；维持原状态功能。若R‘S’=0011，输出为不定态。施加R‘+S‘=1约束。R'S'Qn+1000110111*01Qn动作特点：在任何时刻，输入信号S‘、R’都能直接控制触发器的状态。复杂的数字系统中,当采用多个触发器工作时,要求各个触发器的翻转动作在时间上同步:翻转到何种状态，则由输入信号决定；需要一个公用的同步信号来控制翻转时刻；即：触发器只有当同步信号到达时才按照输入信号改变输出状态。

电平触发的触发器脉冲触发的触发器边沿触发的触发器这个同步信号叫做时钟信号（Clock）,简称时钟,用CLK表示。将具有时钟控制的触发器统称为时钟触发器§5.3电平触发的触发器电路结构工作原理逻辑功能描述动作特点电平触发器的多翻现象带异步置位和复位端的电平SR触发器电平触发的D触发器电平触发SR触发器在基本RS触发器的基础上增加两个钟控“与非”门（G3，G4）实现的。基本SR锁存器输入控制门只有在CLK＝1时，S,R才能起作用§5.3电平触发的触发器时钟S,R为输入信号CLK=1,相当于S'D相当于R'D一、电路结构二、工作原理1.CLK＝0此时门G3和G4被封锁，输入信号S,R不起作用；输出为高电平。0触发器保持原态:Qn+1=Qn。11S'R'Qn+1001001111*01Qn基本RS触发器特性表二、工作原理2.CLK＝1此时门G3和G4开启，工作情况与基本RS触发器相同:触发器输出由S和R决定。(a).S=0,R=0100=1=1Qn+1=QnS'R'Qn+1001001111*01Qn基本RS触发器特性表S'R'(b).S=0,R=1011S'=1R'=010Qn+1

=02.CLK＝1此时门G3和G4开启，工作情况与基本RS触发器相同:触发器输出由S和R决定。S'R'Qn+1001001111*01Qn基本RS触发器特性表二、工作原理(c).S=1,R=0110R'=1S'=010Qn+1

=12.CLK＝1此时门G3和G4开启，工作情况与基本RS触发器相同:触发器输出由S和R决定。S'R'Qn+1001001111*01Qn基本RS触发器特性表二、工作原理(d).S=1,R=1111S'=0R'=011Qn+1

=(Qn+1)=

1（未定义状态）2.CLK＝1此时门G3和G4开启，工作情况与基本RS触发器相同:触发器输出由S和R决定。R'S'Qn+1000110111*01Qn当CLK由1变为0，或SR=11变为00,输出为不定状态；基本RS触发器特性表二、工作原理CLK=0时，状态保持不变；CLK=1时，接收输入信号；与基本RS触发器相比，对触发器状态的转变增加了时钟电平控制。*CLK=1

0后输出状态不定三、电平触发的SR触发器逻辑功能的描述

10101*11置011置101保持01Qn+1CLKSR××0保持（1）特性表S'R'Qn+1001001111*01Qn基本RS触发器特性表（2）特性方程îíì=+=+（约束条件）01RSQR'SQnn10101*11置011置101保持01Qn+1CLKSR××0保持QnSR0001111001次态Qn＋1的卡诺图0

0

×110

×1

（3）状态转换图01R=×S=0R=0,S=1R=1,S=0R=0,S=×îíì=+=+（约束条件）01RSQR'SQnn四、电平触发方式动作特点(1)只有当CLK＝1时，S和R能通过控制门G3和G4，并按照输入信号将触发器的输出置为相应的状态；(2)在CLK＝1的全部时间里，S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。这种触发器的触发输入和状态转换都发生在时钟CLK一个周期的高电平期间，称为电平触发型触发器。10101*11置011置101保持01Qn+1CLKSR××0保持五、电平触发器的空翻现象电平触发器在CLK=1，即一个时钟周期的整个高电平期间，如果R、S

端输入信号多次发生变化，可能引起输出端状态多次翻转，时钟失去控制作用，这种现象称“空翻”现象。空翻现象降低电路的抗干扰能力，限制了在实际中使用。实际应用中，要求触发器在每个CLK信号作用期间状态只能改变一次。另外S和R的取值受到约束，即不能同时为1。CLKSRQ空翻正常翻转例2:对于同步SR触发器，电路、时钟及输入端波形如图示，若Q

＝0，试画出Q和Q的波形。

解：输出波形如图示空翻

在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成某一初始状态，故实际的同步SR触发器设置了异步置位端SD和异步复位端RD。六、带异步置位/复位的电平触发SR触发器注意事项:(1)触发器在时钟信号控制下正常工作时，应使S'D或R'D处于高电平；(2)异步置位或复位应当在CLK=0情况下完成，否则当SD或RD返回高电平后，预置状态不一定能保存下来小圆圈表示低电平有效无小圆圈表示高电平控制所谓异步是指电路的输出状态与时钟脉冲不同时发生:只要在SD或RD加入低电平，即可完成触发器置1或置0功能；而不受时钟信号和输入信号的控制。异步置1输入端异步置0输入端

为了适应单端输入信号的需要，有时将S通过反相器接到R上，即:R=S',构成电平触发的D触发器，此电路称为D锁存器。1DQQ'C1CLKD图形符号七、电平触发的D触发器11×0111110110101000100×0Q*QDCLK（1）特性表电平触发的D触发器逻辑功能的描述：

10101*11置011置101保持01Qn+1CLKSR××0保持其特点是：在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输