第四章1.触发器

时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW1电子技术数字电路部分第四章触发器2第四章触发器§4.1概述§4.2触发器的基本形式§4.3触发器按逻辑功能的分类§4.4触发器逻辑功能的转换§4.5触发器的触发方式§4.6触发器应用举例3能够存储一位二进制数字信号的基本单元触发器输出有两种可能的状态：0、1；——双稳态触发器输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。§4.1概述

触发器4&a&b反馈两个输入端两个输出端§4.2基本RS触发器基本RS触发器－各种功能触发器的基本单元56&a&b输入RD=0,SD=1时若原状态：11001010输出仍保持：工作原理与逻辑功能7&a&b输入RD=0,SD=1时若原状态：01111010输出变为：即输入RD=0,SD=1时触发器始终处于“0”状态，也称复位状态8输入RD=1,SD=0时若原状态：10101011输出变为：&a&b9输入RD=1,SD=0时若原状态：00110101输出保持：&a&b即输入RD=1,SD=0时触发器始终处于“1”状态，也称置位状态10输入RD=1,SD=1时若原状态：10111001输出保持原状态：&a&b11输入RD=1,SD=1时若原状态：01110110输出保持原状态：&a&b即输入RD=1,SD=1时触发器始终处于记忆状态12输入RD=0,SD=0时0011输出全是1但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。&a&b13基本触发器的功能表14总结1.基本触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两个输出互补。一般定义Q为触发器的状态。2.在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端；RD端加入负脉冲，使Q=0，RD

称为“复位”或“清0”端。15二触发器逻辑功能的描述方法1、状态转移真值表2、状态转移方程3、状态转移图16（1）状态转移真值表(特性表）现（初）态：电路在某各考察瞬间tn时刻的状态Qn次态：电路将要达到的下一个状态Qn+117简化真值表18192021波形分析：224.3.同步RS触发器&c&d&a&bCP时钟信号直接清0、置1端

为协调各触发器的动作，加时钟脉冲信号CP，叫同步（钟控）触发器。按控制信号的不同，触发器又分成以下不同种类：R、S为输入控制端§4.3触发器按逻辑功能的分类23&c&d&a&bCPCP=0时011触发器保持原态24CP=1R=0S=0时1&c&d&a&bCP0011触发器保持原态25CP=1R=0S=1时1&c&d&a&bCP0110触发器变为“1”态01126CP=1R=1S=0时1&c&d&a&bCP1001触发器变为“0”态1027CP=1R=1S=1时1&c&d&a&bCP1101触发器变为不确定态0128同步RS触发器的功能表29简化的功能表Qn+1---下一状态（一个时钟脉冲过后的状态）Qn---原状态30RSCQ逻辑符号31例：画出同步RS触发器的输出波形。CPRSQSetReset使输出全为1CP撤去后状态不定32状态方程3334&c&d&a&bCP异步置1端平时置1异步置0端平时置135RDSDRSCQ逻辑符号365.2.2同步D触发器D&c&d&a&bCP输入端37图4.2.7D型锁存器电路

（a）基本形式（b）7475采用的电路38CP=0时，a、b门被堵塞，输出保持原态：011保持D&c&d&a&bCP39CP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&d&a&bCP40CP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&d&a&bCP41RDSDDCQ功能表逻辑符号42CPDQ例：画出同步D触发器的输出波形。435.2.3时钟JK触发器在JK触发器中，J,K可以同时为“1”。得到的次态和初态相反。44JK触发器的特性方程：45例：画出同步JK触发器的输出波形。465.2.4T触发器R2S2CF从R1S1CF主CPTT=0时CP不起作用，T=1时状态翻转。47功能表逻辑符号状态方程48时序图CPQT491、触发方式触发方式正边沿触发负边沿触发CP上升沿时刻翻转CP下降沿时刻翻转5.2.5同步触发器存在的问题——空翻电平触发正电平触发负电平触发CP=1时刻CP=0时刻50由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。这种空翻现象应该避免。为了解决空翻问题，需采用其他类型的触发器。2、空翻515.3边沿触发器为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。目前用于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等，其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的维持阻塞D触发器为例讲解。52&e&f&c&d&a&bDCP设原态Q=0并设D=11CP=0期间，c、d被锁，输出为1。001101、正边缘触发的维持阻塞D触发器：531c=1、d=1反馈到a、b的输入，a、b输出为0、1。001111010&e&f&c&d&a&bDCP54CP正沿到达时c、d开启，使c=1，d=0。11110110Q翻转为101&e&f&c&d&a&bDCP55CP正沿过后，d=0将c封锁,并使b=1，维持d=0，即维持触发器为1,阻止了c=0。11001因此以后CP=1期间D的变化不影响输出。001&e&f&c&d&a&bDCP56边沿触发的D触发器功能表正沿触发57逻辑符号CQCQ负沿触发正沿触发DD58例4.3.1已知维持—阻塞D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。根据D触发器的功能表，可画出输出端Q的波形图。592.传输延迟时间的边沿JK触发器603、CMOS主从结构的边沿触发器1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。612．工作原理触发器的触发翻转分为两个节拍：（1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。（2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。D62书中提到的利用CMOS传输门的边沿触发器、维持阻塞触发器、利用传输延迟时间的边沿触发器其次态均是仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。635.4主从触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次1、主从RS触发器64工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。106501（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时有效特性方程66逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。67XXXX0000001110011011010001101101*1111*特性表686970列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*71特性表时序图72电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。73二、脉冲触发方式的动作特点74例7576功能表逻辑符号JCQK状态方程77图4.2.11具有多输入端的主从JK触发器78时序图CPKJQJQ保持T794、不同类型触发器之间的转换转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。801、将JK触发器转换为RS、D、T和T＇触发器JK触发器→RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：81比较，得：电路图822.JK触发器转换成D触发器DCQKJCP比较JK触发器和D触发器可得：833.JK触发器→T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。特性表逻辑符号84T触发器特性方程：与JK触发器的特性方程比较，得：电路图85状态图时序图864.JK触发器→T＇触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。特性表逻辑符号87T＇触发器特性方程：与JK触发器的特性方程比较，得：电路图变换T＇触发器的特性方程：88状态图时序图892、将D触发器转换为JK、T和T＇触发器1.D触发器→JK触发器902.D触发器→T触发器913.D触发器转换成T´触发器CQDCP比较D触发器和T’触发器可得：925.7触发器的动态特性一、输入信号宽度二、传输延迟时间93一、建立时间二、保持时间三、传输延迟时间四、最高时钟频率94集成触发器一、集成触发器举例1．TTL主从JK触发器74LS72特点：（1）