第三章 时序电路(锁存器与寄存器)

§3-3寄存器3.3.1寄存器（1）寄存器的概念

若干个钟控D触发器或正沿D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫寄存器。（2）钟控D触发器构成的寄存器的工作过程①当G=1时，Q=D，电路接收输入数据；即当使能信号到来（不锁存数据）时，输出端的信号随输入信号变化；（3）逻辑结构与功能表（74LS373）②当G=0时，D数据输入不影响电路的状态，电路锁定原来的数据。（电位）（3）正沿D触发器构成的寄存器的逻辑结构与功能表（74LS374）（脉冲）3.3.3移位寄存器向右移位的叫右移位寄存器，向左移位的叫左移位寄存器。具有右移、左移并行置数功能的寄存器叫做通用移位寄存器。（1）移位寄存器的概念在时钟信号控制下，将所寄存的数据能够向左或向右进行移位的寄存器叫做移位寄存器。（2）右移位寄存器①右移位寄存器的逻辑结构图②右移位寄存器的功能描述把左边一位触发器的输出端接到右边一位触发器的输入端，进行串行连接，其连接关系满足如下表达式：所有时钟端连在一起，接在一个CP同步脉冲信号源上。③右移位寄存器的工作波形图RD完成触发器“清零”的功能，低电平有效。（3）左移位寄存器①左移位寄存器的逻辑结构图②左移位寄存器的功能描述把右边一位触发器的输出端接到左边一位触发器的输入端，进行串行连接，其连接关系满足如下表达式：所有时钟端接在同一个CP同步脉冲信号源上。③左移位寄存器的工作波形图（4）通用移位寄存器①通用移位寄存器的逻辑结构图（74LS299）多路开关MUX功能选择输入端输出控制端②

通用移位寄存器的逻辑功能表具有清零、并行置数、保持、左移、右移等功能。③通用移位寄存器的功能描述（74LS194）VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0RDLDCBARABCDDSRCRGND74LS194并行输入DSL右移串行输入左移串行输入工作方式控制0111100011011直接清零保持右移(从QA向右移动)左移(从QD向左移动)并行置数

CRCPS1

S0功能74LS194功能表④

通用移位寄存器的四种工作方式并行输入－并行输出串行输入－串行输出串行输入－并行输出并行输入－串行输出§3-3计数器§3.3.4计数器的应用§3.3.1

同步计数器§3.3.2异步计数器§3.3.3中规模集成计数器§3.3.0

计数器的概念与分类（1）计数器的概念记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。（2）计数器的分类构成计数器的核心元件是触发器。

按功能分按进位基数分按进位方式分加法计数器减法计数器可逆计数器二进制计数器（模为2r的计数器，r为整数）十进制计数器任意进制计数器同步计数器（又称为并行计数器）异步计数器（又称为串行计数器）§3.3.1

同步计数器电路中所有触发器的时钟都来自同一个时钟脉冲源，即所有触发器的状态变化都与时钟脉冲同步。1）根据已知的逻辑电路图，写出激励方程和输出方程；2）由激励方程和触发器特征方程写出触发器的状态方程；3）作出状态转移表和状态图；4）进一步分析其逻辑功能。（1）同步计数器：（2）同步计数器的一般分析步骤如下：【例1】分析下图所示的同步计数器。【解】（1）写出输出方程和激励方程：

输出方程：激励方程：（2）写出状态方程（3）作状态转移表PS（现态）NS（次态）输出Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z00000100010100010011001110001001010101110011011101110001（4）作状态图

若是同步二进制减法器，则连接关系为：（5）分析说明根据状态图，这个计数器是模M=8的二进制加法器，计数循环从000-111，共8个状态。当计满8个数时(状态7)，输出等于1，相当于逢8进1的进位输出。

同步二进制加法器的组成很有规律，若JK触发器的数目为k,模数为M=2k，各级之间的连接关系为：【例2】分析下图所示的同步计数器。【解】

（1）写出激励函数：即，该计数器由右移寄存器构成。若计数器中由端引入反馈，称为扭环计数器。若计数器中由端引入反馈，称为循环计数器。故本例为由3位右移寄存器构成的扭环计数器。,连接方式为：（2）通常K位移位寄存器构成的扭环计数器，可以计2K个数，即M=2K。故本例为模6计算器。

（3）扭环计数器状态转移表

CPPSNS输出/输入Q2Q1Q0Q2Q1Q0=D000000011100101112011111131111100411010005100000060000011（4）扭环计数器波形图

（5）扭环计数器状态图

§3.3.2

异步计数器电路中各触发器的时钟不是来自同一个时钟脉冲源。1）将时钟信号引入触发器的状态方程

；（1）异步计数器：（2）异步计数器的一般分析步骤：分析方法与同步计数器类似，但要把时钟信号作为输入信号来处理。但应注意以下三点：若是JK触发器，状态方程修改为：若是D触发器，状态方程修改为：第一项表示：CP有效（CP=1）时触发器按JK或D触发器规律变化；第二项表示：CP无效（CP=0）时触发器维持原状态。3）从第一级开始写时钟表达式和触发器状态方程，直到最后一级。

在全部状态方程写完后，再作出状态转移表和状态图。2）确定各级触发器时钟信号的表达式

；若时钟取自触发器端，则：若时钟取自触发器端，则

【例3】分析下图所示的异步计数器。【解】（1）依次写出Q0～Q3的时钟表达式、激励方程和次态方程：依次写出Q0-Q3的时钟表达式、激励方程和次态方程：根据JK触发器修改后的状态方程：以及时钟信号表达式：触发器Q0

：

触发器Q1

：触发器Q2

：触发器Q3

：（2）根据次态方程，作出状态转移表

PS（现态）NS（次态）00000001001000110100010101100111100010011010101111001101111011110001001000110100010101100111100010010000101101001101010011110000（3）根据状态转移表，作出状态图

从状态图可以看出，这是一个8421码十进制异步计数器。6个多余状态也可以进入计数循环，可以自启动。§3.3.3

中规模集成计数器（3）中规模异步计数器（1）几种常见的中规模计数器（2）中规模同步计数器（4）中规模计数器的级联（5）用中规模计数器构成任意进制计数器型号模式预置清零工作频率74LS162A十进同步同步（低）25MHz74LS160A十进同步异步（低）25MHz74LS168十进可逆同步无40MHz74LS190十进可逆异步无20MHz74ALS568十进可逆同步同步（低）20MHz74LS163A4位二进同步同步（低）25MHz74LS161A4位二进同步异步（低）25MHz74ALS5614位二进同步同步（低）

异步（低）30MHz74LS1934位二进可逆异步异步（高）25MHz74LS1914位二进可逆异步无20MHz74ALS5694位二进可逆同步异步（低）20MHz74ALS8678位二进同步同步115MHz74ALS8698位二进异步异步115MHz（1）几种常见的中规模计数器（2）中规模同步计数器1）同步计数器特点：工作速度快，译码后输出波形好。2）同步计数器主要功能：◆

可逆计数①加减控制方式：控制信号，时加计数，，时减计数。端输入时加计数，端输入时减计数。

②双时钟方式：外部时钟从从可逆计数又称加减计数，实现可逆计数有以下两种方式：◆预置功能所谓预置，就是控制端时，使计数器同步预置方式：即，QDQCQBQA=DCBA（输入数据）。的状态变成设定的外部输入常数，，且下一个时钟有效边沿到来时完成预置。异步预置方式：时，立即预置数据送入各触发器，与CP无关。◆复位功能所谓复位，就是从复位端输入有效信号后，计数器恢复成初始状态（全0或某个常数）。同步复位方式：用复位信号与时钟信号CP配合完成。异步复位方式：用复位信号直接完成，与CP无关。◆时钟边沿选择

同步计数器一般用上升沿触发，异步计数器一般用下降沿触发。有的同步计数器有两个时钟输入端，既可用上升沿触发，也可用下降沿触发。◆其它功能计数器满模值时，产生一个进位输出CO信号或借位输出BO信号，作为标志信号或进位功能扩展。计数控制输入端（P、T），用来控制计数器是否计数。多片计数器级联时，可控制各级计数器的工作。【例4】分析74LS163同步二进制计数器。图(a)是它的逻辑电路图，图(b)是逻辑波形图，表是功能表。

74LS163功能表

清除PTCPDCBAQD

QC

QB

QA0

1

1

1×

0

0

1×

1

0

1×

×

↑

↑××××××××dcba××××0000保持原状态dcba计数【解】根据逻辑图、波形图、功能表分析，74LS163具有如下功能：①是同步4位二进制加法计数器，M=16，CP上升沿触发。②既可同步清除，也可异步清除。同步清除时，清除信号的低电平将在下一个CP上升沿配合下把四个触发器的输出置为低电平。异步清除时，直接用清除信号的低电平把四个触发器的输出置为低电平。⑤CO为进位输出，可用来级联成n位同步计数器。③同步预置方式：当LD=0时，在CP作用下，计数器可并行打入预置数据.④当LD=1时，使能输入PT同时为高电平，在CP作用下，进行正常计数。PT任一为低时，计数器处于保持状态。（3）中规模异步计数器下图是异步计数器74LS90的逻辑电路图，它包含M=2和M=5两个独立计数器。其中CP1、CP2为时钟输入端，R01、R02和R91、R92是两组复位输入端，但是没有预置端。

74LS90的结构框架图⑥CP2输入时钟，QD输出接CP1，实现5421码十进制计数器，即当模5计数器由100-->000时，QD产生一个时钟，使QA改变状态。④CP1=0，CP2输入时钟，QDQCQB输入，实现模5计数器。⑤CP1输入时钟，QA输出接CP2，实现8421码十进制计数器。【解】从逻辑图看出，计数器具有如下功能：①R91R92=0，R01R02=1时，计数器置全0。②R01R02=0，R91R92=1时，计数器置为9，即QDQCQBQA=1001。③CP2=0，CP1输入时钟，QA输出，实现模2计数器。74LS90异步计数器功能表R01

R02R91

R91CP1

CP2QD

QC

QB

QA说明1

1

1

10

×

×

0×

×

×

×0

0

0

0

0

0

0

0异步置0

异步置00

×

×

01

1

1

1×

×

×

×1

0

0

1

1

0

0

1异步置9

异步置9×

0×

0↓

0二进计数由QA输出×

00

×0

↓五进计数由QDQCQB输出0

××

0↓

QA8421码十进计数QDQCQBQA输出0

×0

×QD

↓5421码十进计数QDQCQBQA输出（4）中规模计数器的级联①同步级联同步级联方式的要点如下：◆外加时钟CP同时接各片计数器的时钟输入端。使各片同时工作。◆进位信号采用串行传送时用前级计数器的进位输出CO来控制后级计数器的计数控制输入端（CTP+CTT）。只有CTP+CTT=0时才能计数。◆CTP和CTT都用来控制计数，但CTT还能控制进位的产生，因此在进位采用并行传送时，要求其单独接地。为了实现高速，要求进位信号必须并行传送，为此需要外加或门，另外CTT端单独接地。见图所示。

【例3】请采用74LS169设计一个以216为模的高速计数器。【解】74LS169是模16的同步二进制计数器，要实现216为模的计数器，需要4片74LS169。②异步级联异步级联方式的特点是：用前级计数器的输出作为后级计数器的时钟信号。如图所示，用两片74LS192构成M=100的计数器。◆74LS192是双时钟方式的十进制可逆计数器。◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆LD为预置输入控制端，异步预置。◆CR为复位输入端，高电平有效，异步清除。◆CO为进位输出：1001状态后，负脉冲输出。◆BO为借位输出：0000状态后，负脉冲输出。要点说明：（5）用中规模计数器构成任意进制计数器方法：状态跳越法——复位法和预置法S0S1

S2

S3SM-1

SMSN-2SN-1复位法S0S1SiSm

Sk预置法Sk-1基本思想：计数器从某个预置状态开始计数，到达满足M的终止状态时，产生预置控制信号，加载到预置端LD，将外部输入的预置信号值打入计数器。然后重复进行。

①预置法◆同步预置方式加计数

预置值=N-M减计数

预置值=M-1其中N为原来计数器的模值，M为现在要求实现的模值。◆异步预置方式加计数

预置值=N-M-1减计数

预置值=M

74LS192原来的模值为N=10，预置控制为异步方式，现用加计数预置值=N-M-1=3。【例4】将74LS192十进制可逆计数器改造成M=6的计数器。【解】基本思想：计数器从某个状态开始计数，到达满足M的终止状态时，产生一个复位信号，加载到计数器的复位输入端，使计数器恢复到初始状态。然后重复进行。复位法的先决条件是计数器必须有复位输入端。②复位法◆

使用中规模同步计数器以74LS163为例，它是模16的计数器，采用同步清除，且只有一个复位端。现要求构造一个M=12的计数器，因此必须外加门电路来检测终止状态。我们采用复0法，由于是同步清除，计数器的状态见图所示。外加的门电路一旦检测出计数器状态QDQCQBQA=1011时，产生一个负电位，并在CP上升沿到来时将计数器清0。◆

使用中规模异步计数器以74LS90异步计数器为例，它由模2和模5计数器组成，有R01R02和R91R92两组复位输入端，采用异步复位方式。现要求用74LS90构成M=6的计数器，我们采用复0法，不需要外加门逻辑，其逻辑连接和状