chapter4 组合逻辑电路2

1第4章组合逻辑电路目录4.1

概述4.2

组合逻辑电路的分析方法和设计方法4.3

若干常用的组合逻辑电路4.4

组合逻辑电路中的竞争－冒险现象4.1

概述一、组合逻辑电路的特点逻辑电路组合逻辑电路时序逻辑电路1、功能特点：2、结构特点：任意时刻的输出仅取决于该时刻的输入不含记忆（存储）元件二、逻辑功能的描述1、逻辑图2、逻辑函数式3、真值表ABCISCO0000000110010100110110010101011100111111组合电路的框图及函数：组合逻辑电路组合逻辑电路的框图向量形式不含记忆元件4.2

分析方法和设计方法4.2.1

分析方法1、目的2、方法逻辑电路逻辑功能?

逻辑函数真值表例4.2.1：①函数式②真值表③逻辑功能：判断4位二进制数数值的范围4.2.2设计方法1、目的2、方法逻辑电路逻辑功能?

逻辑函数真值表3、步骤①逻辑抽象

a.分析事物的因果关系确定输入变量和输出变量★引起事件的原因——输入变量★事件的结果——输出变量

b.定义逻辑状态的含义（0、1）

c.根据给定的逻辑关系列出逻辑真值表可选用：

A、小规模集成门电路（SSI）

B、中规模集成的常用组合逻辑器件（MSI）

C、可编程逻辑器件（PLD）④化简或变换逻辑函数式，画出逻辑电路的连接图。②写出函数式并化简③选定器件的类型：例4.2.2设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZRAGZ00010010010001111000101111011111①逻辑抽象输入变量—R、A、G表红、黄、绿1－亮0－不亮输出变量—Z表故障信号1－故障0－正常①逻辑抽象②写出函数式③选定器件的类型—SSI④化简函数式⑤画出逻辑图例4.2.3

设计一个码制转换电路。要求：输入为三位二进制码，输出为格雷码。ABCXYZ000000001001010011011010100110101111110101111100①逻辑抽象输入变量—A、B、C表示输出变量—X、Y、Z表示①逻辑抽象②写出函数式000111100000011111ABC000111100001111100ABC000111100010110101ABCZXY③选定器件的类型—SSI④化简函数式⑤画出逻辑图

设计一个能被2或3整除的逻辑电路。要求输入的被除数是0-9之间的8421BCD码；能整出除时输出为高电平；不能整除输出为低电平；用最少的与非门实现。

某地举行军民联欢会。票务部门要求军人持红票或黄票可以入场，群众只能持黄票入场，持红票不准入场。用与非门设计该逻辑电路。

对于多个输出的组合逻辑电路的设计，不能只考虑每个的输出最简，而要尽可能的使用公共项，是最终使用的门电路最少。ABCD0001111000011110ABCD0001111000011110111111111111ABCD0001111000011110ABCD00011110000111101111111111114.3若干常用组合逻辑电路4.3.1编码器(encoder)4.3.2译码器(decoder)4.3.3数据选择器(Multiplexer-MUX)4.3.4加法器4.3.5数值比较器4.3.1编码器(encoder)编码：建立信息与二进制代码的对应关系信息用表示0、1的高低电平表示能够实现编码功能的逻辑部件称为编码器一般而言，M个不同的信号，至少需要n位二进制数编码。M和n之间满足下列关系:2n≥M分类：普通编码器—只允许一个输入信号优先编码器—同时允许多个输入信号一、普通编码器－以3位为例1、逻辑框图

设计一个编码器，要求把0-7这8个十进制数编成二进制代码。（设有效信号为高电平）特点：任何时刻只允许输入一个编码信号。

功能：用一个3位二进制数输出表示输入的高电平。2、真值表输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113、函数式化简得：4、逻辑图5、缺点当I1＝I2＝1，Y2Y1Y0＝？？？（011）二、优先编码器(priorityencoder)

允许同时输入两个以上的编码信号而不会使输出产生错误。

预先对所有的输入信号按优先顺序排了队，因此当几个输入信号同时有效时，只对其中优先权最高的一个进行编码。特点：实现：以74HC148为例—8线－3线优先编码器1、逻辑框图输入信号输出信号选通输入端选通输出端扩展输出端2、功能表01111111111100010111111110×001101111110××00100111110×××0011101110××××001010110×××××00110010××××××0010000×××××××01011111111111011111××××××××1S’输出输入3、函数式为0时，电路工作,无编码输入为0时，电路工作,有编码输入4、逻辑图选通输入端选通输出端扩展端5、功能总结1）优先权：2）选通输入端

3）选通输出端：4）扩展端：例4.3.1：6、74HC148扩展的应用

用两片8线-3线优先编码器16线-4线优先编码器其中：的优先权最高，最低二—十进制优先编码器74LS147将编成0110~1110

的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码(BCD)4.3.2译码器(decoder)译码器编码器的逆操作；将输入的二进制代码，输出一组对应的高、低电平信号。分类变量译码器二进制译码器二—十进制译码器显示译码器七段显示译码器一、二进制译码器－74HC138（3线-8线译码器）1、逻辑框图2、真值表

输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000003、函数式称为最小项译码器4、逻辑图5、74HC138——逻辑图低电平输出附加控制端5、74HC138——功能表输入输出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111115、74HC138——逻辑符号输入信号输出信号片选输入端5、74HC138——应用－作为数据分配器输入地址码输出信号“数据”输入端例：A2A1A0＝1016、74HC138——应用－扩展例4.3.2：用两片3线-8线译码器74HC1384线-16线译码器二、用译码器设计组合逻辑电路1、基本原理3位二进制译码器给出3变量的全部最小项;n位二进制译码器给出n变量的全部最小项;n变量函数可以写成最小项之和形式将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数因此：2、举例例4.3.3

利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：①写成最小项之和②反变量形式—与非式③连图三、二—十进制译码器－74LS42

二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成十个高、低电平输出信号。功能:四、显示译码器目的：以十进制数码直观显示数字外形：七（八）段数码管－由七（八）段可发光的线段拼合而成。实现：七段字符显示器——外形显示BCD－七段显示译码器——显示驱动1、七段字符显示器—外形显示分类：半导体数码管LED－LightEmmitingDiodeBS201、BS211液晶显示器LCD－LiquidCrystalDisplay四、显示译码器LED共阴极共阳极LCD材料：液晶是一种既具有液体的流动性又具有光学特性的有机化合物。原理：

在没有外加电场的情况下，液晶分子按一定的取向整齐的排列，这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。LCD原理：在电极上加上电压后，液晶分子因电离而产生正离子，这些正离子在电场作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现浑浊状态，这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。外加电场消失后，液晶又恢复到整齐排列的状态。结构：LCD即是将这样的七块液晶排成8字形构成的LCD和LED性能比较暗ms几V

LCD亮

几V－几十VmALED亮度响应速度电压电流

性能型号２、BCD—七段显示译码器(7448)数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000卡诺图7448的函数式和逻辑图7448的附加控制信号灯测试输入

当时，Ya∽Yg全部置为17448的附加控制信号灭零输入当时，时，,则灭灯使本该显示的0熄灭7448的附加控制信号灭灯输入/灭零输出输入信号，称灭灯输入控制端：，无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：当、时，表示已将本该显示的0熄灭利用和的配合，实现多位显示系统的灭零控制

4.3.3数据选择器(MUX)数据选择器：又称多路开关（Multiplexer-MUX）多输入单输出地址信号控制选择输入信号数据分配器：单输入多输出地址信号控制选择输出端口4.3.3数据选择器(DataSelector)D3D2D1D0A1A0SYMUX四选一数据选择器A2A1

A0S1S2S3Y0Y1Y2Y3Y4Y5Y6Y774HC138数据选择器数据分配器常用的MUX四选一数据选择器——从4个输入信号中选择一个作为输出.有：74HC153、74LS153、CC14539八选一数据选择器——从8个输入信号中选择一个作为输出.有：74LS151等。…下面以74HC153为例，介绍MUX的原理和使用。一、74HC1531、工作原理D13110D12010D11100D100000XX1Y1A0A12、74HC153的功能扩展－双4选1例：用两个“4选1”接成“8选1”二、用MUX设计组合电路例4.3.5：用4选1MUX实现4.2.2的交通灯监视电路二者相等令A1＝A，A0＝G，则：D0＝R’，D1＝R，D2＝R，D3＝1。例4.3.6：用8选1MUX实现令A2＝A，A1＝B，A0＝C，则：D0＝D3＝D5＝D7＝1D1＝D2＝D4＝D6＝04.3.4加法器一、1位加法器1.半加器:不考虑来自低位的进位将两个1位的二进制数相加输入输出ABSCO0000011010101101①真值表②函数式③逻辑图2.全加器：将两个1位的二进制数及来自低位的进位相加①真值表②函数式③逻辑图

输入输出ABCISCO000001010011100101110111001010011001011174LS183二、多位加法器串行进位加法器优点：简单缺点：慢2.超前进位加法器(CarryLook-ahead)原理：74LS283优点：快缺点：电路复杂三、用加法器设计组合电路例4.3.7：将BCD的8421码转换为余3码输入输出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X，并用7段数码管进行显示?Y=3X？D2D1D0提供芯片：74LS283，7448，数码管744874LS283芯片管脚DCBA=A3A2A1A04.3.5数值比较器一、1位数值比较器ABY（A>B）Y（A<B）Y（A=B）00001010101010011001①真值表②函数式③逻辑图二、多位数值比较器1.原理：从高位比起，只有高位相等，才比较下一位。例：比较A＝A3A2A1A0和B＝B3B2B1B02.74LS85扩展端比较数小于等于4位时：扩展端3.74LS85的扩展—