Chap4-晶圆制程摘要

半導體製程(4版)

MicrochipFabrication

第4章:晶圓製程摘要

PeterVanZant著

姜庭隆譯

李佩雯校閱

滄海書局

中華民國90年11月28日摘要基本的晶圓製程，四種基本平面技術，製造電路零件的製程步驟晶圓製程(waferfabrication)在晶圓表面上(及內部)製造出半導體元件的程序圖4.1晶圓製造階段

和晶圓相關的專有名詞

（1）晶片(chip)、晶粒(die)、元件(device)

電路(circuit)、微晶片(microchip)、晶棒(bar)

（2）刻劃線(scribelines)、切割線(sawlines)

街道(streets)、切割道(avenues)

（3）工程用晶粒(engineeringdie)

測試用晶粒(testdie)（4）邊角晶粒(edgedie)（5）晶圓結晶平面(wafercrystalplanes)（6）晶圓平面或凹孔(waferflats/notches)

主平面(majorflat)、次平面(minorflat)，300公厘以上利用凹孔

圖4.2晶圓專有名詞

基本的晶圓製程技術加層(layering)、成形(patterning)、摻雜(doping)，熱處理(heattreatments)加層(layering)將晶圓表面上加上一層薄膜材料材料層可能是：絕緣體、半導體或導體製程主要方法：（1）成長法：二氧化矽、氮化矽（2）沈積法：化學氣相沈積(CVD)

物理氣相沈積(PVD)-蒸鍍、濺鍍圖4.5加層的方法

圖4.4完成的金屬閘極MOS電晶體及長出和沈積層的剖面圖

層熱氧化法化學氣相沈積法蒸鍍法濺鍍法絕緣體二氧化矽二氧化矽氮化矽

二氧化矽氧化矽半導體

磊晶矽多晶矽

導體

鋁鋁矽矽銅鎳鉻金鎢鈦鉬鋁鋁矽鋁銅圖4.6層、製程方法和材料

成形(patterning)將層材料在特定的部位予以去除的步驟成形是製程中最關鍵的技術，決定元件的關鍵尺寸可能出現：洞，或島主要方法：-微影(photomasking、masking、photolithography、microlithography)-蝕刻(etching)成形目的：正確形狀、正確尺寸(特徵尺寸)，正確位置成形錯誤：影像扭曲、錯位、缺陷圖4.7成形

摻雜(doping)將特定量的摻雜物(dopant)經由晶圓上的表面層之開孔處置入晶圓主要方法熱擴散法(thermaldiffusion又稱為固態擴散)

化學反應，晶圓被加熱至1000C，暴露於摻雜物蒸氣中離子植入法(ionimplantation)

物理製程，摻雜物原子被離子化(給予電荷)，加速射進入晶圓表面圖4.8摻雜方法

圖4.9在晶圓表面形成N型或P型的摻雜區

熱處理(heattreatments)將晶圓加熱/冷卻以得到某種特定效果-在熱處理時晶圓上既無加入任何原料，也無移除任何原料-但污染物或蒸氣可能會由晶圓表面蒸發離開熱處理目的：（1）退火(anneal)：離子植入後，在晶圓溫度1000C進行，將植入原子所破壞的結晶結構修復（2）合金化(alloyed)：為確保良好導電性，金屬條和晶圓表面合金化，在450C完成（3）蒸發光阻(photoresist)層內的溶劑半導體元件及晶片的製造製造64Gb的CMOS元件約需:180步主要步驟，52道清洗清除光阻動作，28道光罩藉著製造金氧半導體矽閘

(MOSsilicongate)電晶體，說明製造的流程

圖4.10典型的二層金屬之大型積體電路結構剖面圖，顯示出平坦化後孔塞深度的範圍

基本程序製程可用方法加層氧化常壓

高壓

快速熱氧化(RTO)

化學氣相沈積(CVD)

常壓(APCVD)

低壓(LPCVD)

電漿輔助(PECVD)

氣相磊晶(VPE)

金屬有機(MOCVD)

分子束磊晶(MBE)

物理氣相沈積(PVD)

真空蒸鍍

濺鍍圖4.11晶圓製造程序的總結整理

基本程序製程可用方法成形光阻正光阻

負光阻

曝光系統接觸式

近接式

掃描投影式

步進式

曝光光源高壓水銀燈

X光

電子射束

微影成像製程單層光阻

多層光阻

抗反光層

偏軸照明

圓環式照明

平坦化

對比增強

蝕刻濕式化學液蒸氣

乾式(電漿)

剝離式

離子磨床

反應式離子蝕刻(RIE)圖4.11晶圓製造程序的總結整理

基本程序製程可用方法摻雜擴散開管式水平垂直

閉管式

快速熱製程(RTP)

離子植入中高電流

低高電壓(能)加熱熱能法熱平板

對流

快速熱製程

幅射法紅外線(IR)圖4.11晶圓製造程序的總結整理

晶片設計(circuitdesign)

生產晶片的第一步（1）晶片的功能方塊圖(blockfunctionaldiagram)（2）符號圖(schematicdiagram)：電性參數(電壓、電流、電阻值…)（3）晶片佈局(circuitlayout)

影響元件/晶片運作的因素：

材料阻抗係數、物理性質、零件大小、零件的相對位置（4）組合圖(compositedrawing)：

顯示晶片表面及組成該晶片的各層(次級層：sublayers)形狀，尺寸為實際晶片尺寸的許多倍圖4.12一個簡單的功能性邏輯電路設計例子

圖4.13利用元件符號繪出的晶片電路符號圖

4.14使用5片光罩之矽閘電晶體的組合圖和各層圖

單像光罩和多像光罩單像光罩(reticle)：將個別圖形以薄層鉻鍍在玻璃/石英板上多像光罩(photomask)：玻璃/石英板上有許多相同重複的晶片形狀，可一次轉移許多相同的晶片圖形至晶圓表面圖4.15(a)在玻璃光罩(單像)上鍍鉻；(b)具有相同圖案的多像光罩

完整製程範例(4版)

金氧半導體(MOS)矽閘電晶體所需的基本動作

第

1

步：加層第氧化法生成摻雜時的二氧化矽阻障層(barrier)稱為場氧化物(fieldoxide)

第2步：成形場氧化層中開出電晶體源極(source)閘極(gate)汲極(drain)的位置孔第3步：加層在暴露的孔中以成長法生成一薄層二氧化矽用作閘極氧化物

第4步：加層

以沈積法在閘極氧化物上加一層多晶矽圖4.16矽閘極MOS結構的製程步驟

第5步：成形在氧化物多晶矽層上開出二孔，作為源極、汲極位置第6步：摻雜在源極、汲極產生N型袋狀區第7步：加層以成長法在源極、汲極上產生一層二氧化矽第8步：成形源極、閘極、汲極區域上各開一個接觸孔(contactholes)第9步：加層將導電金屬體沈積在整片晶圓上常用鋁圖4.16矽閘極MOS結構的製程步驟

第10步：成形將晶片上部分的金屬層上的金屬去除剩下連接元件的導線

第11步：熱處理晶圓被送入充氮氣的熱處理設備將金屬和源、汲、閘極間

“合金化”以確保良好的電性接觸

第12步：加層元件上加上防刮層或保護層(passivationlayer)目的：晶片被測試、封裝、使用時能保護表面的零件。

第13步：成形

將金屬化層的接線墊(terminalpads)

上方的防刮層去除，露出接線墊以便焊線。又稱為接線墊微影(padmask)圖4.16矽閘極MOS結構的製程步驟

製程略述：3版範例MOS-FET場效電晶體製程(1)加層：熱氧化法加絕緣層SiO2

(2)圖案成型：微影、蝕刻SiO2出源極(Source)、汲極(Drain)之表面

(3)摻雜：將N-type雜質摻入(熱擴散法)晶圓內；並再氧化使雜質濃度分布均勻、加深。製成源極、汲極介面。

(4)圖案成型：除去閘極(gate)上之SiO2

(5)加層：加閘極之介電薄層(原圖須修正)(6)圖案成型：除去源極、汲極上之介電薄層(為金屬導線接點準備)

(7)加層：沉積金屬導體

(8)圖案成型：除去部分金屬；源極、閘極、汲極接點成型

(9)熱處理：金屬導線接點和晶圓表面合金化

(10)加層：沉積絕緣保護層；隔離源極、閘極、汲極金屬導線接點

(11)圖案成型：除去部分汲極絕緣層和晶片相關的專有名詞晶片上展示：1.一個雙載子電晶體2.

晶片設計的編號接線墊(bondingpad)4.

接線墊上的污染物5.

金屬線6.

記號線(分離線)7.

未連接的零件8.

用以對準光罩的標記9.

電阻晶圓揀選(wafersort)檢驗每一顆晶片的電性效能和功能又稱為晶粒揀選(diesort)、電性揀選(electricalsort)檢驗目的：（1）確認可供封裝的晶片（2）測定出元件晶片的電性參數，供追蹤參數的變化分佈，維持製程品質（3）計算好/壞的晶片數目：供廠內人員分析整體