ch04 16位微处理器的外部特性

第4章16位微处理器的外部特性

4.18086/8088的外部特性4.1.18086/8088的工作模式最小模式：指在系统中只有8086/8088一个微处理器，系统中的所有总线控制信号都直接由8086/8088产生，因此整个系统中的控制线路最简单。这种工作模式称为最小模式。最大模式：是相对于最小模式而言的，指系统中含有两个或两个以上微处理器，其中一个就是8086/8088为主处理器，其它都是协处理器。系统总线中的控制信号由外部器件对微处理器的某些引脚信号经过译码后得到。注意：如何控制最小/最大模式？不同模式下，部分引脚的名称与作用不同。4.1.28086的引脚注：部分引脚在最小、最大模式下不相同。为标准16位微处理器，Intel公司1970年代的产品关于学习cpu引脚的说明8086和8088基本上是同一时代的产品，在外部特性方面存在很多相似之处。因此先学习8086，后面再学习8088并体会与8086的差异。引脚的分类：地址引脚、数据引脚、状态引脚、控制引脚、电源引脚、时钟引脚等。从4个方面掌握微处理器的引脚：引脚名称、引脚作用、有无三态功能、信号的有效状态。8086引脚归类介绍工作模式选择引脚MN/MX（Minimum/Maximum），为输入方向。当该引脚输入高电平时，8088工作在最小模式，当输入低电平时工作在最大模式。地址/数据复用引脚分时复用：同一个引脚在不同时段传送功能不同的信号地址/数据引脚的表示形式为“ADi”，其中“A”表示地址，“D”表示数据,“i”表示所传送的某位地址或者数据信号的位序共有16根地址/数据复用引脚：AD15~AD0传送地址时为输出方向，传送数据时为双向具有三态功能地址/状态复用引脚表示形式：Aj/Sk“A”表示地址，“S”表示状态,“j”表示地址信号的位序，,“k”表示状态信号的位序共有4根：A19/S6~A16/S3均为输出方向，具有三态功能4位状态信号的含义：公共模式控制类引脚指在最小模式或者最大模式下作用都相同的控制类引脚引脚信号名称方向作用备注RD读控制三态输出低电平有效，表示处理器从外部读取信息读取对象为存储器或外设BHE/S7高字节数据允许/状态复用输出当用作前者时，低电平表示高8位数据线有效，否则无效。分时复用当用作后者时，作用未定义READY就绪输入高电平有效，表示读取对象就绪，否则未就绪未就绪时需要延长读取时间INTR可屏蔽中断请求输入高电平有效，表示外部设备有中断请求公共模式控制类引脚（续）引脚信号名称方向作用备注NMI不可屏蔽中断请求输入上升沿有效，表示外部产生不可屏蔽中断请求，cpu必须响应RESET复位输入高电平有效，并至少持续4个时钟周期。有效时cpu进行复位操作复位操作内容后面再介绍TEST测试输入低电平有效。当cpu执行wait指令时处于等待状态，知道该信号有效后才继续执行后续指令该信号一般用于硬件测试BHE和AD0信号组合的含义Cpu要访问的信息在存储器或外设中地址的奇偶性由AD0上的地址信号决定AD15~AD0的高8位是否传送数据由BHE决定字数据：将连续存放的两个字节数据构成一个16位的字数据。高8位存放在高地址单元，低8位存放在低地址单元。将低位字节的地址作为这个字的地址。规则字：偶地址对应低位字节，奇地址对应高位字节。非规则字：以奇地址开始的字。双字数据：4个字节，存放连续的两个字。高对高，低对低，以最低位字节地址作为它的地址。字节、字、双字在程序访问中都使用首地址。补充1、8086CPU存储体结构A0D15—D8

D7—D0补充1、存储单元的访问A1-A19CSA0-A18D15-D8CSA0-A18BHE奇地址（高字节）存储体

512K×8bit

偶地址（低字节）存储体

512K×8bitD0-D7无效有效无效有效访问一个字

8086CPU规则字和非规则字读写表

补充1、存储单元读写表BHEAD0操作所用数据引脚汇编指令举例00从偶地址读写一个字AD15~AD0MOVAX,[10]01从奇地址读写一个字节AD15~AD8MOVAL,[11]10从偶地址读写一个字节AD7~AD0IN

AL,60H11无效0①1①从奇地址读写一个字（分为两次读写操作）AD15~AD8①AD7~AD0②OUT61H,AX1②0②最小模式下的控制类引脚只针对最小模式，最大模式下这些引脚的名称和作用等都发生了变化8086最小模式下的总线操作类型与DT/R、M/IO、RD、WR引脚上的信号有关例如：MOVAX,[BX+20]的取源操作数阶段，4个引脚的信号？ADD[SI],20H的保存结果阶段，4个引脚的信号？最大模式下的控制类引脚最小模式下8个控制引脚在最大模式下的作用引脚信号名称方向作用备注S2~S0状态输出8086根据3位信号的组合决定总线操作类型和总线控制信号需要使用外部器件产生总线控制信号QS1~QS0指令队列状态输出信号组合决定8086内指令队列的状态便于外部跟踪指令队列动作，表4-4RT/GT1、RT/GT0总线请求/允许双向分时输入外部设备的总线使用请求和输出对应的应答信号，均为低有效相同功能的引脚与最小模式下不同。RT/GT0优先级高LOCK总线封锁输出低有效，表示其它部件不能使用总线LOCK指令前缀或者中断响应期间有效8086最大模式下的总线操作类型由外部总线控制器8288根据3位状态信号决定例如：MOVAX,[BX+20]的取源操作数阶段，3个引脚的信号？ADD[SI],20H的保存结果阶段，3个引脚的信号？电源和时钟引脚8086采用单一5V电源+5V电源接Vcc引脚GND为接地引脚8086的标准工作频率为5MHz，实际系统中的工作频率为4.77MHz。时钟信号的占空比为33%占空比含义时钟信号从CLK引脚输入时钟信号由外部专门的器件根据晶振信号生成4.28086的总线操作相关定义总线操作：微处理器通过总线所实现的功能，如读存储器、写存储器、读外设、写外设等。T状态：每一个工作时钟周期对应一个T状态，不同T状态下微处理器完成总线操作的各个子过程。总线周期：微处理器通过总线完成一次总线操作所需要的时间，包含多个T状态。总线周期分类基本总线周期：完成总线操作所需的最小时间单位扩展总线周期：总线操作需要延长后的时间单位此外，当总线无操作时所持续的时间称之为总线空闲。4.2.18086总线周期的构成各类总线周期的组成基本总线周期由4个T状态构成：T1~T4扩展总线周期有T1~T3、至少一个Tw（等待状态）和T4构成。至少包含几个T状态？空闲包含任意多个连续Ti（空闲状态），至少1个在一段时间内，根据8086所执行程序代码和外部设备的工作情况，总线使用情况不同，如：空闲-基本-空闲-基本-扩展-基本-空闲-扩展-扩展-空闲基本总线周期与扩展总线周期都以T1状态开始、T4状态结束扩展总线周期中，1~多个连续的Tw位于T3、T4之间一个总线操作到底需要几个T状态？原则：①在总线操作的过程中，8086在T3的前沿检测就绪信号READY的状态，执行第二步。②若READY高电平有效直接进入T4，然后总线操作结束；否则进入Tw，并在Tw的前沿继续检测READY，执行第三步。③重复执行第二步，直到某次检测到READY为高电平有效进入T4后总线操作结束。总结：与8086访问对象的工作速度有关。足够快时通过一个基本总线周期就可以完成一次总线操作，否则需要延长整数倍个Tw。总线周期中各个T状态的作用在读、写两类总线操作中，总线周期中所包含的各个T状态的作用不尽形同，但一般可以概括为：T1：输出地址信息并锁存，是总线周期的开始T2：撤消地址，为传送数据作准备T3：如果外部准备好，则数据稳定在总线上Tw：与T3状态相同T4：读写总线上的数据，总线周期结束每个T状态的具体作用请分析后面的总线操作时序图。4.2.28086的总线时序以最小模式为例，讲解总线读操作、总线写操作和复位操作的时序。关于总线时序图反映了总线操作的各个子阶段，每个子阶段对应一个T状态。不同的T状态下，通过8086的不同引脚传送信号，控制cpu或外部部件完成对应的子功能。一个总线周期T1T3T2T4CLKA19/S6～A16/S3BHE/S7AD15～AD0ALEM/IORDDT/RDEN地址，BHE状态输出地址输出数据输入低电平读IO，高电平读存储器1、最小模式下的总线读操作关于读操作时序的几点说明和思考：说明：理解各个T状态的功能。地址/数据、地址/状态、BHE/S7的复用时间段分别为T1和T2~T4。地址/数据复用引脚在T2直至检测到外部器件有效前持续为高阻状态。思考：如果（DS)=2000H,（SS)=3000H,（BX）=1000H，存储器速度足够块。则8086在指令“MOVAX,[BX+2]”的取源操作数阶段需要几个总线周期，在每个总线周期的各个T状态下不同引脚的信号值或编码组合分别是什么？在取目的操作数时有没有总线操作？2、最小模式下的总线写操作一个总线周期T1T3T2T4CLKA19/S6～A16/S3BHE/S7AD15～AD0ALEM/IOWRDT/RDEN地址，BHE状态输出地址输出低电平写IO，高电平写存储器数据输出关于写操作时序的几点说明和思考：说明：理解各个T状态的功能。地址/数据复用引脚在从T2开始输出8086要写出的数据思考：如果（DS)=2000H,（SS)=3000H,（BP）=1000H。则8086在指令“ADDAX,[BP+1]”的取源操作数阶段需要几个总线周期，在每个总线周期的各个T状态下不同引脚的信号值或编码组合分别是什么？复位时序时序图：复位后内部寄存器的值：复位后，8086执行的第一条指令的内存物理地址？4.38086微处理器子系统8086cpu与必要的外部器件构成微处理器子系统微处理器子系统的主要功能：为微处理器提供工作时钟信号为微处理器提供并同步就绪信号为微处理器提供并同步复位信号将微处理器引脚的信号转换成系统总线信号

8086在最小模式下的典型配置

时钟发生器/

驱动器8位通用数据锁存器，分流20位地址信息。8位双向数据缓冲器，分流数据。4.3.1最小模式下的微处理器子系统8284A与CPU的连接

产生满足8086CLK要求的占空比1/3的时钟信号，还对复位信号RESET和准备好信号READY进行同步。1.时钟发生器8284

8086有地址信号20位，AD19～AD0，一位高位数据线使能信号，它们都是与数据或状态分时复用的信号，共21位。采用3片8282对地址信号进行锁存。

2.地址锁存BHE8282芯片引脚图由于8086数据是16位的，需要2片8286/8287。作用：增加数据总线的驱动能力，将数据信息分流到数据总线上，作总线收发器用。特点：三态输出，8位双向数据缓冲器区别：8286的8位输入信号和输出信号之间同相，8287反相3.数据收发当其为低电平时，开启缓冲器；高电平时，输出高阻。T：数据传送方向控制信号

T=1：正向三态门接通，数据从A流向BT=0：反向三态门接通，数据从B流向A连接方式：T不用数据收发器时：ADl5～AD0存储器或I/O端口的数据线OE:4.3.2最大模式下的微处理器子系统注：针对4个功能展开讲述，并注意与最小模式的根本区别。4.48088的外部特性也为40引脚的双列直插封装形式，准16位处理器8088与8086在外特性方面的区别引脚方面的区别只有