第三章集成逻辑门-2

第二节逻辑门电路

基本的逻辑关系是与或非，一个复杂的逻辑函数是

由这些基本关系组合而成的。

基本的逻辑门是与或非门，一个复杂的逻辑电路是

由这些基本逻辑门连接成的。

门电路是逻辑关系的基本硬件单元。按制作工艺的

不同，可分为双极型逻辑门和MOS型逻辑门。

本章主要介绍两种工艺的代表类型：TTL集成逻辑

门和CMOS逻辑门。

一、分立元件门电路

（一）、二极管门电路首先看由二极管构成的“与门”和“或门”：这种门电路串联使用时，高低电平会逐步提高。是一大缺点。下图是二极管或门，它的缺点是串联使用时，高低电平将逐步降低。从逻辑功能上，二极管实现“与门”、“或门”是没有问题的。但都有一个问题，不利于串联使用。

书中讲了一下正负逻辑问题，其结论是：如果我们对同一逻辑问题，采用完全相反的两种定义方式，一种叫正逻辑，另一种叫负逻辑，则正逻辑的与等于负逻辑的或，正逻辑的或等于负逻辑的与。

例如：通常我们将高电平定义为1，低电平定义为0，此为正逻辑。如果将高电平定义为0，低电平定义为1，则称为负逻辑。

有一实际逻辑电路，其特点是输入有低电平时，输出为低电平。可描述为：

对正逻辑来说，输入有低0，则输出为低0。（与关系）对负逻辑来说，输入有低1，则输出为低1。（或关系）

（二）、三极管门电路

下图就是前面讲过的具有基极加速电容和钳位二极管

的三极管反相器电路，它就是一个“非门”。三极管反相器电路常常作为门电路的输出级。下图是将二极管与门和三极管反相器串联，构成“与非门”，由于是二极管（Diode）串联三极管（Transistor）的结构，

称为DTL电路。L=(Logic)

功能表、真值表见书P140DTL或非门二、TTL集成逻辑门

DTL电路的缺点是速度较慢，早已被晶体管—晶体

管逻辑TTL（Transistor-Transistor-Logic）电路所取代。目前，我们使用的TTL门电路和中、小规模集成电路以74/54系列为主，包括做实验时所使用的芯片，都是这一系列产品。74/54系列又根据功耗的大小，速度的快慢等分为几个子系列，如74SXX、74LSXX、74ALSXX、74HXX和74FXX等等。

（一）、TTL门电路我们以TTL与非门电路为例，分析一下TTL电路的特点，特别是输出级的结构，因为大多数TTL门电路的输出级都是这种结构。

5vABC任一

1v2.1v1v为0.3v0.4v1.4v

3.6v0.7v0.3v0v

ABC均3.6v1、与非门内部电路和原理2、推拉输出电路和多发射极输入

推拉输出电路：

推拉输出因T3和T4你通我止，你止我通而得名。它也叫图腾柱（Totempole）输出，有源上拉电路（Activepull-up）。

本推拉输出电路由T4、T3、D4及R4组成，它的特点是无论输出电平是高是低，输出阻抗始终较低，负载能力强。同时，电路转换速度快。此电路相当于反相器电路有一个阻值可变的集电极电阻RC，三极管饱和时变大，有利于加大饱和程度，降低输出电压；三极管截止时变小，有利于三极管退出饱和，降低高电平输出阻抗。多发射极三极管

多发射极三极管作为“与”输入代替二极管与门。有利于提高开关速度：输入端全为高电平时，T1处于倒置放大状态，T2、T4饱和。当输入端有低电平出现时，T1变为正常放大状态，会产生较大的集电极电流IC1，该电流就是T2的基极反向电流，使T2迅速退出饱和而截止。进而使T3导通，相当于T4的负载电阻减小，IC4瞬间加大，加速T4退出饱和。全过程：IC1IB2T2截止VC2=VB3T3导通IC4T4截止

提高与非门的速度，主要是提高输出管T4、T2从饱和到截止的转换速度。（二）、TTL与非门的主要外部特性

1、电压传输特性V0随Vi变化的规律

ab段：截止区Vi<0.6vT1饱和，T2、T4截止，T3、D4饱和。V0=VHbc段：线性区VI=0.6~1.3T4截止，其他导通，V0随VI增加线性下降。cd段：转折区VI>1.3v以后，T4开始导通，V0加速下降。de段：饱和区VI增大，T4饱和。TTL与非门的几个主要参数(1)输出逻辑高电平VOH：截止区对应的输出电平。

输出逻辑低电平VOL：饱和区对应的输出电平。(2)额定逻辑高电平VSH=3v

额定逻辑低电平VSL=0.35V(3)开门电平Von在保证输出为VSL的条件下，允许的输入高电平的最小值。一般Von1.8v

关门电平Voff在保证输出为VSH的90%的条件下，允许的输入低电平的最大值。一般Voff0.8v

阈值电平Vth

转折区中点对应的输入电压(3)噪声容限

当输入低电平处于标准输入低电平VIL和Voff之间时，输出高电平可以得到保障，此区间称为低电平噪声容限:

VNL=Voff-VIL

当输入高电平处于Von和标准输入高电平VIH之间时，输出低电平可以得到保障，此区间称为高电平噪声容限。

VNH=VIH-Von

由表达式可见，Voff越大，Von越小（或两者越接近）噪声容限越大，抗干扰能力越强。2、TTL与非门输入特性

输入电压与输入电流的关系

VI=0时，Ii=IIS,称为输入短路电流。与非门的IIS是前级的负载灌电流，约1.6mA

AB段：T4截止，T1饱和，T2先截止后导通，Ii较大，略有减小。

BC段：T4开始导通，T1倒置放大态，电流反向且减小。

输入端直接接地，是输入恒为低电平的情况。得到

输入短路电流。

有时将输入端下拉一个电阻RI接地，一般作为缺省

低电平。要注意RI的取值，只有RI在小于某一阻值时，才能保证输入低电平小于Voff。

如果RI值大于某一数值，即使接地，也不能保证输出高电平的幅度。

输入下拉电阻取值分析电路图如下，推导自己看看。

RI越大，P点向右方移动Ii减小，VI加大，不能大于关门电平。RI对T4饱和的影响

IB1一定，Ii大，则IB2小2.1vV001.4vIi=1.4v/RiRi不能太小多余输入端的接法：为避免串入干扰，不用的输入不应悬空。

接为无效电平或并联使用。3、TTL与非门的输出特性

灌电流越大，饱和拉电流越大，饱程度越轻，输出V0和加深，V0下降加大。4、平均延迟时间tpd

第三章已讲过了，是一个综合速度参数。

5、空载功耗P=VCC

IE

与非门不接负载时，电源电压与电源总电流的乘积称为空载功耗。分两种情况：

空载导通功耗PL：输出低电平，T4饱和（T1倒置，T2导通，T3、D4截止），计算见书P155，约为16mw。

空载截止功耗PH：输出高电平，T4截止（T1饱和，T2截止，T3、D4导通），计算见书P155，约为5mw。

平均功耗P=（PL+PH）/2约为10mw。TTL与非门稳定在开态或关态时，截止时总电流较小而饱和时总电流较大，因为截止时T2、T4无电流。值得注意的是，在开关状态转换的瞬间，由于所有管子都处于导通状态，瞬间总电流很大，约32mA。

因此：考虑极限电流时，不能只计算稳态电流。工作频率高，转换次数多，瞬时功耗大，散热问题。6、其他参数

（1）输入漏电流（高电平输入电流）IIH

（a）所有输入端均接高T1倒置放大，IIH=i

IB1

其中

i为倒置放大倍数，很小，约0.05，所以IIH很小。（IIH指流过接高输入端的电流）

(b)输入端有高有低因有高电平输入，仍可与基极，集电极构成倒置放大，所以倒置放大电流仍存在i

IB1。

另外，高电平输入端（作为集电极）、基极和低电平输入端（作为发射极）构成寄生晶体管，放大倍数为j,j值也很小。总之，IIH=（I+j）IB1

约50输入漏电流示意图总之，输入漏电流是前级门电路的拉流负载，漏电

流太大，会使前级输出高电平幅度下降。

(2)扇入、扇出系数

扇入指输入端的个数。扇出是指一个输出端，在保证输出低电平VOL不大于0.35v的条件下，能驱动同类门的最多个数。用N0表示。IOMAXIOMAX为VOL0.35V的最大灌流N0=————IISIIS为输入短路电流通常NO

8（三）、TTL或非门、异或门、OC门和三态门1、TTL或非门2、TTL异或门

P

X

WY=W

W=P+XP=ABY=AB+ABX=AB3、集电极开路的TTL与非门（OC门）线与：如果电路的两个输出端可以直接连在一起使用完成逻辑与的功能，叫线与。例如：

注意：并不是所有的输出端都可以实现线与如图腾输出的门电路，如果输出线与，有可能因存在低阻回路而损坏电路。为使TTL门也能线与，直接将T4的集电极引出，即集电极开路（OC），去掉T3、D4，由外电路提供RC电阻。

OC门电路可以实现线与，高电压、大电流的驱动能力很强，但失去了推拉输出速度快的优点。

OC门的并联（线与）使用举例

RC的取值要考虑输出高电平时，内阻不要太大，还要考虑输出低电平能否足够低（饱和深度）