第5章电力电子装置控制系统设计-s

第5章电力电子装置控制系统及其设计武汉大学电气工程学院本章主要内容第5章电力电子装置控制系统及其设计5.1电力电子装置控制系统的构成5.2常用控制芯片介绍5.3电力电子装置控制系统设计5.4基于DSP+FPGA的电力电子装置控制系统设计及开发控制系统包含以下各个部分：信号变换——信号隔离、变换、采集辅助电源——提供控制系统的工作电源保护电路——提供针对装置本体的各种保护，如过压、过流、过热保护控制电路——根据装置功能及系统状态，根据预定算法得到电力电子器件的开关控制信号驱动电路——控制系统于主回路的接口，既可以看成主回路一部分，亦可看成控制系统一部分后台监控——可选5.1电力电子装置控制系统构成电力电子装置控制系统特点(PWM变换器)：目前控制算法一般分为内外环，相应的控制系统应有明显的区隔；通用性，一般只要改算法就可以实现不同的装置功能；决定了装置运行的逻辑和时序，通常保护算法也由其实现，也可以采用独立的保护系统作为后备；必要的时候需要冗余系统；5.1电力电子装置控制系统构成APF控制系统框图5.1电力电子装置控制系统构成光伏控制系统框图5.1电力电子装置控制系统构成控制系统的核心是各种微处理器，例如各种单片机、数字信号处理器(DSPs)、大规模可编程逻辑器件(FPGA)、各种专门的处理芯片。下面介绍常用的DSP、FPGA的相关知识。5.2常用控制芯片一、数字信号处理单片机1、基本特征DSP芯片，也称数字信号处理器DSPs。它是一种特别适合于实时，快速数字信号处理运算的微处理器，它为实现数字信号处理，从硬件和软件上做了优化。具有如下特征：

采用改进的哈佛结构

冯.诺依曼结构：程序数据统一编址，单一的地址数据线(如80C196)

哈佛结构：程序、数据存储空间分开，各有地址数据线(如80C51)

此外，片内地址数据总线分成三组，这使得处理指令，数据同时进行，从而大大提高效率。一、数字信号处理单片机流水线操作，减小指令执行时间流水线深度2~8级深度不等，上述结构为流水线的实现创造了条件。专用的硬件乘法器

在51/96单片机中虽有乘法指令，如MULD，DIV，但都是软件实现的，由加法器实现(没有硬件乘法)，需要几个指令周期(如196>12周期)，在数字信号处理中乘法和累加是基本的大量的运算。如卷积、数字滤波、FFT、相关、矩正运算都有大量的类似的运算。而DSP中设置了硬件乘法器和MACD(乘法累加)一类的指令，使上述每步操作可以在单周期内完成，运算速度大大提高。一、数字信号处理单片机DSP的特殊指令基于DSP的特殊结构，DSP的指令能完成多步操作。(不同于一般的单片机及PC)

如：MACD=APAC+LT+MPY+DMOV

又如为FFT应用的“位倒序（bit-reversed)指令DSP的快速指令周期(基于高速主频,可达1GHz)由于上述特点，使得ＤＳＰ的指令周期在１００ns以下，目前最快的达到5ns。这为实时快速ＤＳＰ应用提供了硬件基础。多核芯DSP:集成2/4/6芯DSP如：TI/ADI公司一、数字信号处理单片机2、与普通MCU的区别都是面向系统设计的单片微处理器，DSPs更多的优势在于可以应对复杂的算法，而不太关注对外围接口的控制，因此有个通俗而形象的特征“头脑发达、四肢简单”。随着电力电子装置所要实现的功能日益复杂，所采用的算法的计算量和实时性的要求，结合普通MCU的特性，一些专门用于电力电子装置的DSPs逐步面世。一、数字信号处理单片机3、TMS320系列DSPs目前，TI的DSP有三大系列（平台），每个系列间互不兼容，但是每个系列不同类型的芯片具有：相同的CPU，指令兼容、片内存储器不同、外设不同。TMS320C2000系列（定点/浮点）此系列侧重于工业控制。DSP上集成了适合于工业控制的外设——DSP控制器。TMS320C5000系列：（定点）包括C54XX/C55XX/C540X等，具有低功耗，高速等特点，主要应用于无线通讯等手持设备及消费电子。一、数字信号处理单片机TMS320C6000系列：（速度最快、有多核器件）包括C62X/C64（定点）/C67X（浮点），适合于高速，大运算量的高端运用。如无线基站，GPS，图象处理，多媒体等。TMS320C5000系列：（定点）包括C54XX/C55XX/C540X等，具有低功耗，高速等特点，主要应用于无线通讯等手持设备及消费电子。其他产品：（非主流产品）如：C3X：如C30/1/2/3，其中C32应用较多，价格较低。一、数字信号处理单片机4、C2000平台（系列）该系列是从C2X，C5X发展而来的。主要特点：共用C2XLP、C28X核芯（向下兼容），有相同的指令集，为定点/浮点DSP(F2833X、F2834X)片内有较大的FlashRAM(其他系列没有）及SRAM，降低了成本，使用方便集成了应用于工业控制的外设：如：A/D，EVM(PWM、CAP、QEP)，SPI，SCI，CAN，WD等功耗低性价比高（＜200元）一、数字信号处理单片机C20X：C203X，F206/7C24X：F240/1/2/3LC240X：LF2402/4/6/7($10.35)C2XLP：C28X：F280x:F2806/F2808/F2809(F281X的改进型$13.8);

F281x:LF2810/2812($15.75);F2823x:F28232/F28234/F28235：无浮点型F2833xDSP($14.55);F2833x:F28332/F28334/F28335：浮点型DSP(150MHZ)($15.65);

F2834x:F28341~6：浮点型DSP(无FLASH/ADC；300MHZ)($16~20);

C2000其中：F241/F243LF2406/LF2407LF2810/LF2812性能一样，前者无外部总线参数器件CPU核芯指令周期(ns)ROM/Flash(Word)RAMA/DEVMSPISCICANC203C2XLP<40MHZ25/35/50F:32K54411F20625/35/50F:16K45K11F24050F:16K54410bit(16ch)1111F24150F:8K54410bit(8ch)1111F24350F:8K54410bit(8ch)1111LF240633/25F:32K2.5k10bit(16ch)2111LF240733/25F:32K2.5k10bit(16ch)2111LF2810C281x(150MHZ)6.67F:64K18k12bit(16ch)2121LF28126.67F:128K18k12bit(16ch)2121F2808C280x(100MHZ)10F:64K

18k12bit(16ch)2422F28335C283x(150MHZ)6.67F:256K

34k12bit(16ch)2132二、现场可编程门阵列(FPGA)现场可编程门阵列FPGA(FieldProgrammableGateArray)，它是与传统PLD不同的一类可编程专用集成电路。它具有类似于半定制门阵列的通用结构，即由逻辑功能块排列成的阵列组成，并由可编程的互连资源连接这些逻辑功能块来实现所需的设计。在某种意义上说，FPGA是一种将门阵列的通用结构与PLD的现场可编程特性融于一体的新型器件，具有集成度高、通用性好、设计灵活、编程方便、产品上市快等多方面的优点。FPGA可反复编程，并能实现芯片功能的动态重构。二、现场可编程门阵列(FPGA)FPGA的设计可在厂家提供的开发系统中快速有效地完成，生成的设计文件以构造代码的形式存储在FPGA外的存储体中。系统上电时将这些构造代码读入FPGA内由SRAM构成的配置存储器，并由各个配置存储单元控制FPGA中的可编程资源实现用户的专用设计。与传统的可编程逻辑器件相比，FPGA由于采用了类似门阵列的通用结构，其规模可以做得较大，可实现的功能更强，设计的灵活性也更大。二、现场可编程门阵列(FPGA)1、可编程逻辑器件分类集成度是可编程逻辑器件的一项很重要的指标，如果从集成密度上分类，可分为简单可编程逻辑器件(SPLD)和高密度可编程逻辑器件(HDPLD)。二、现场可编程门阵列(FPGA)2、可编程逻辑器件基本结构PLD器件种类较多，不同厂商生产的PLD器件结构差别较大，如图所示为PLD器件的基本结构框图，它由输入缓冲电路、与阵列、或阵列、输出缓冲电路等四部分组成。其中“与阵列”和“或阵列”是PLD器件的主体，逻辑函数靠它们实现二、现场可编程门阵列(FPGA)3、可编程逻辑器件基本资源可编程逻辑器件可以由用户编程实现特定要求的功能，主要是由于其提供了四种可编程资源，即位于芯片中央的可编程功能单元；位于芯片四周的可编程I/O引脚；分布在芯片各处的可编程布线资源和片内存储块RAM。二、现场可编程门阵列(FPGA)4、可编程逻辑器件的设计过程CPLD/FPGA器件的设计一般可以分为设计输入、设计实现、设计校验和下载编程四个步骤，如图所示。二、现场可编程门阵列(FPGA)设计输入设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件中。设计输入有多种表达方式，主要包括原理图输入方式、硬件描述语言输入方式、高级设计输入方式、波形设计输入方式、层次设计输入方式和底层设计输入方式，其中最常用的是原理图输入方式和硬件描述语言输入方式两种。二、现场可编程门阵列(FPGA)设计施实现

设计实现主要由开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。此部分对开发系统来讲是核心部分，但对用户来说，它的实现过程究竟如何，用户并不关心。设计者只能通过设置“设计实现策略”等参数来控制设计实现过程。EDA开发工具进行设计实现时主要完成以下四个相关任务：(1)优化和合并。优化是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式；合并是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。(2)映射。映射是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。二、现场可编程门阵列(FPGA)

(3)布局和布线。布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。在ispLSI器件中，由GRP提供外部输入信号和GLB之间的连线，ORP则提供GLB信号到外部引脚的连接。器件连线、资源布局及设计的复杂程度将影响布线的成功率，即布通率。另外，布局上的问题也会引起布线困难。这就需要修改设计输入或改变设计策略来解决布线问题。

(4)生成编程文件。设计实现的最后一步是产生可供器件编程使用的数据文件。对CPLD器件而言，产生熔丝图文件即JEDEC文件；对FPGA器件，则产生位流数据文件Bitstream。二、现场可编程门阵列(FPGA)设计校验设计校验包括仿真和定时分析两部分，这一步通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。下载编程下载编程是将设计阶段生成的JEDEC文件或位流文件装入到可编程器件中。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。电力电子装置控制系统设计基本内容：明确功能硬件系统规划、总体设计软件