第19章 1 D触发器、寄存器

19.1触发器

19.1.1锁存器

19.1.2D触发器

19.1.3JK触发器19.2寄存器

19.2.1并行数码寄存器

19.2.2串行移位寄存器

19.2.3集成电路移位寄存器19.3计数器

19.3.1二进制加法计数器

19.3.2十进制加法计数器

19.3.3任意进制计数器

19.3.3集成电路计数器

19.3.3计数器应用举例第19讲第19章时序逻辑电路119.1触发器19.1.1锁存器基本的R-S锁存器组成：用2个与非门(或2个或非门)构成&&—SetDirect直接置位端—ResetDirect直接复位端

、输出端R-S锁存器符号2&&&&基本R-S锁存器真值表0111000101（复位）1010（置位）11（保持原状）*0011**

同时时,Q=0。故

称为复位端,或称为清0端011100

同时时,Q=1。故

称为置位端,或称为置1端3&&R-S锁存器真值表01100110101（复位）1010（置位）11（保持原状）*0011**指、从01或10变成11时，输出端状态不变4&&R-S锁存器真值表0011110101（复位）1010（置位）11（保持原状）*0011**&&110011当、同时从00变成11时001假设右与非门翻转快，Q先变为0设计电路时此种情况应避免所以、同时从00变成11时,输出端状态不定，、可能是01，也可能是10。5R-S锁存器特点:(2)可触发使之翻转(使、之一为0时可翻转)。(1)具有两个稳态(或)。(3)具有记忆功能(、都为1时，保持原来状态)。6R-S锁存器应用举例:单脉冲发生器&&+5V+5V4.7k4.7kK7R-S锁存器应用举例:单脉冲发生器&&+5V+5V4.7k4.7kK8R-S锁存器应用举例:单脉冲发生器&&+5V+5V4.7k4.7kKQQt正脉冲负脉冲92.门控R-S锁存器控制端&&&&RSG电路组成功能表

GRS

Q

n+1说明

100Qn

保持1011置11100清0111*不定避免0

Qn保持10门控R-S锁存器功能表

GRS

Q

n+1说明

100Qn

保持1011置11100清0111*不定避免0

Qn保持3.门控D锁存器组成及功能1D&&&&RSG电路组成其他两种情况不会出现只有这三种情况具有数据记忆功能G=1时,Q=DG=0时,保持原状

G

D

Q

1001110

保持门控D锁存器功能表111D&&&&G

门控D锁存器的改进及符号集成电路74LS75,74LS373门控D锁存器符号DG1219.1.2D触发器1.时钟上升沿触发的维持阻塞型D触发器时钟上升沿触发的D触发器符号DCP时钟数据输入端输出直接复位端直接置位端特性方程DCP&&&&&&功能表CP

Q

n+1D功能表说明：在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变。132.时钟下升沿触发的维持阻塞型D触发器特性方程功能表CP

Q

n+1D功能表说明：在CP下升沿时，Q等于D；在CP高电平、低电平和上降沿时，Q保持不变。时钟下升沿触发的D触发器符号DCP14课堂练习

题目:时钟CP及输入信号D

的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.DQDCPQ1DQDCPQ2CP上升沿触发CP下升沿触发CPDQ1tttQ2t153.集成D触发器介绍(1)集成双D触发器74LS74VCC(+5V)GND(地)DCPDCP16例:

用D触发器将一个时钟进行2分频.CPCPQQ0122分频器DCPQQ

、不用时,甩空或通过4.7k的电阻吊高电平。频率关系：17用2个2分频器级联组成一个4分频器1Q2QCPDCPQQDCPQQ频率关系：44分频器18(2)集成4D触发器74LS175公共CP端，公共清0端，无置1端。CP1D2D3D4D2Q1Q3Q4Q1QVcc(+5V)GNDCLR4Q3Q2QRDDQQRDDQQRDDQQRDDQQ符号

CLR74LS1751D2D3D4D4D触发器CP1Q1Q2Q2Q3Q3Q4Q4Q19集成4D触发器74LS175的应用举例—抢答电路参赛人抢答按键主持人清0按键1Q1Q2Q2Q3Q3Q4Q4QVCCGND1D2D3D4D

CPCLR5004+5V111&&1+5V4.7k风鸣器CLK1kHz甲乙丙丁74LS175120(3)集成8D触发器74LS273内部有8个D触发器CP1D8DCLRGNDVCC1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8QQDRDQDRD组成符号CLR74LS2731D2D3D4D5D6D7D8D8D触发器CP1Q2Q3Q4Q5Q6Q7Q8Q2119.2寄存器19.2.1数码寄存器(并行寄存器)一个D触发器组成1位的数码寄存器一般由D触发器组成，用于存放数码。由4D集成电路74LS175组成4位二进制数寄存器由8D集成电路74LS273组成8位二进制数寄存器DCPQQD

CLR74LS1754D3D2D1D4D触发器CP4Q3Q2Q1QCPD3D2D1D0+5VQ3Q2Q1Q04位二进制数D3~D0CLR74LS2738D7D6D5D4D3D2D1D8D触发器CP8Q7Q6Q5Q4Q3Q2Q1QQ3Q2Q1Q0Q4Q5Q6Q78位二进制数D7~D0D7D6D5D4D3D2D1D0CP+5V22计算机并行输入/输出接口基本原理外部设备(打印机)8D锁存器8D~1D8Q~1QCP计算机CPU控制信号计算机输出接口D7~D0计算机数据2319.2.2串行移位寄存器1.用D触发器组成的移位寄存器(右移，串入，串出/并出）QSRDQ0Di串行输入数据RDCPQSRDQ1QSRDQ2QSRDQ3Q0

Q1

Q2

Q31CP

1000RD0000Di110112342CP

0

1003CP

1

0

104CP

1

1

0

1串行输出Q0Q3Q2Q1并行输出4个CP后Di的4位数据出现在并行输出端Q0~Q3。再4个CP后Di的4位数据从串行输出端Q3全部移出。24QSRDQ0RDCPQSRDQ1QSRDQ2QSRDQ312342.循环移位寄存器CPQ0

Q1

Q2

Q31010001000200103000141000初始值经4个CP脉冲循环一周Q0

Q1

Q2

Q3移位方向253.并入/串出移位寄存器CP

Q0

Q1Q2Q3

0↑10111↑1

1011↑1

1101↑1

111SHIFT/LOAD10111011置入移位移位移位移位时Q3先输出移位方向D0Q0Q1Q2Q31根据每个时钟上升沿后Q3的状态，可画出Q3的波形图＝0时，置入011＝1时，移位CP并行输入数据串行输出QQ3QDQD&&≥1D&&≥1QD&&≥11Q2Q1Q0D2D3D1D0SHIFT/LOAD移位/置入26计算机串行接口基本原理D0D1D2D3CPQ3并入/串出移位寄存器CP甲计算机数据Q0Q1Q2Q3CPDi串入/并出移位寄存器CP乙计算机数据274.双向移位寄存器左移串入数据Q0左移串行输出右移串入数据&&≥1&&≥1&&≥11DLDRRIGHT/LEFT右移/左移控制CP右移串行输出Q0D0Q1D1Q3D3Q2D2Q3&&≥1右移（）：黄门开通，蓝门关闭，D0=DR，D1=Q0，D2=Q1

D3=Q2，每一个CP，依次右移一位。右移移位方向：DRQ0Q1Q2Q3。左移（）：蓝门开通，黄门关闭，D3=DL，D2=Q3，D1=Q2

D0=Q1，每一个CP，依次左移一位。左移移位方向：Q0Q1Q2Q3DL。28引脚图右移串入数据（A、B是与的关系）清0端时钟CPQ0

Q1

Q2Q3

Q4

Q5

Q6Q7

CLRAB74LS1648位并行输出19.2.3集成电路移位寄存器1.串入/并出右移移位寄存器74LS164思考：数据Di经多少个CP上升沿后，出现在右边74LS164的Q7上？ABABQ0Q7ABQ0Q7DiCP74LS16474LS164级联每来一个CP，AB送Q0，原来的Q0至Q7依次右移一位，Q7丢失。29Q0

Q1

Q2

Q3

DRD0

D1

D2

D3

DL

CLRS1S0CP74LS1942.双向移位寄存器(74LS194)并行输入数据右移串入数据方式控制输出清0端移位脉冲左移串入数据右移左移30双向移位寄存74LS194的功能表CLR

CP

S1

S0

Q0

Q1

Q2

Q30

0000100保持

101110