安徽大学数电试卷

安徽大学2008—2009学年第二学期《数字电子技术》考试试卷（A卷）（闭卷时间120分钟）题号一二三四五总分得分阅卷人一、填空题（每空2分，共20分） 得分1、 CMOS逻辑门电路是目前应用最广泛的逻辑门电路。其优点是集成度高，，扇出数大，噪声容限亦大，开关速度较高。名线姓订2、 TTL反相器的输入级由BJT名线姓订和增强带负载的能力。3、 在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS管或BJT，它们均可以作为器件。业题专答4、 业题专答5、 锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本单元，每个锁存器或触发器都能存储位二值信息。6、触发器是对时钟脉冲敏感的电路。7、 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象称为竞争，由竞争而可能产生输出干扰的现象称为。8、 在逻辑体制中有正、负逻辑的规定，正负逻辑可以等效变换，对于正逻辑的“与非”功能，变换成负逻辑相当于"”功能。9、时序逻辑电路分为同步时序和两大类。10、 同步时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。

得分二、单选题（每题1分，计5分）TOC\o"1-5"\h\z1、十进制数56的8421BCD码是（ ）。（A）00111000 （B）1011100 （C）01010110 （D）10101102、 有三个输入端的或非门电路，要求输出为高电平，其输入端应是（ ）。（A）全部为高电平 （B）至少一个端为低电平（C）全部为低电平 （D）至少一个端为高电平3、 基本RS锁存器如图1所示，为使锁存器处于“置1”状态，其SR应为（ ）。（A）SR=00 （B）SR=01 （C）SR=10 （D）SR=11RcFRcF图14、将与非门作非门使用，则多余输入端可做处理。（A）全部接高电平 （B）部分接高电平，部分接地（C）全部接地 （D）部分接地，部分悬空5、 测得某逻辑门输入A，B和输出F的波形如图2所示，则F（A，B）的表达式为（ ）。AL_B——F 图2(A)F=AB（B）(A)F=AB（B）F=A+B （C）F=而(D)F二A㊉B得分三、计算题（第一小题5分，第二小题10分，共15分）1、用代数法化简逻辑表达式F=AB+AC+BC+CD+D。解：

2、用卡诺图法化简逻辑式F(A,B,C,DXEm(0,2,4,5,6,7,12)+Ed(8,10)。得分解：得分四、分析题（第一题5分，第二题10分，第三题15分，共30分）1、TTL三态门如图3所示。在图示输入波形的情况下，画出其输出端L的波形。1、装-超订订装-超订订勿-业题专答C (ESN解：2、用74138构成一个多功能组合逻辑电路，如图4所示。电路中，X为功能选择输入信号，a和b为输入逻辑变量，L为输出信号。（1）试写出电路输出函数L的逻辑表达式。（2）如果功能选择输入信号X取“0”，则此电路的功能是什么？其中：Y=其中：Y=E3E2饥・m0=CBA,m1=CBA解:3、电路如图5所示。（1）写出各触发器驱动方程；（2）写出触发器特性方程；（3）导出电路的状态表；（4）画出电路状态图；（5）画出时序图（设电路初始状态为000）；（6）说明电路是否可以自启动。图5解：装-超装-超订订勿-业题:专答-五、设计题（每小题10分，共30分）得分1、某雷达站有3部雷达A、B、C，其中雷达A和B工作时消耗的功率相等，雷达C消耗的功率是雷达A的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机；并用与非门实现该逻辑电路。解:2、试用两片74LVC161,采用反馈清零法设计四十四进制计数器。表1:74LVC161逻辑功能表清零预置使能CEPCET时钟CP预置数据输入DDDDLXXXX3X2X1X0XHLXXtDDDDHHLXX3X2X1X0XHHXLXXXXXHHHHtXXXX_输_出计数Q Q Q—32 1L L LD D D3 2 1保持保持解：Q0

LD0TCL***PEcCEPDDDDCETCP74161(0)TCQQQQCRpeJLCEPnnn0 1 23CETCP>74161(1