微型计算机中的存储器课件

第4章微型计算机中的存储器4.1概述4.2内部存储器的组成4.3存储器的连接4.4外部存储器

第4章微型机中的存储器教学重点

半导体存储器的组成

常用芯片使用介绍

SRAM、EPROM与CPU的连接与扩展4.1概述存储器与运算器、控制器一起，构成了计算机的主机系统；在主机内部的存储器被称为主存，在主机外部的存储器被称为外存；外存中的信息要通过接口电路调到内存，CPU才能使用。CPUCACHE主存（内存）辅存（外存）4.1概述存储器的主要性能指标：存储容量：存储容量=存储单元数×每个单元的二进制位数注意，这里的单元指具有同一地址的存储单位。速度：存储器的速度用取数时间和存储周期衡量；价格：常用每位的价格衡量，不仅包含存储元件本身的价格，还含有为该存储器操作服务的外围电路的价格；存储器的总价格正比于存储容量，反比于存储周期容量、速度、价格三个指标是相互制约的存储器的层次结构在CPU内部设置多个通用寄存器，用来存放中间数据；采用多存储模块交叉存取，把主存分成多个模块，信息交叉存储；采用高速缓存，置于主存与CPU之间。CPUCACHE主存（内存）I/O控制辅存辅存辅存4.2内部存储器的组成1.半导体存储器的分类：按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用功能随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改；PROM：允许一次编程，此后不可更改；EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程；EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写；FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。

2半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据缓冲读写电路DBRDWRCS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③读/写电路

■包括读写放大器和数据缓冲器，是输入和输出通道。④片选和读写控制逻辑选中存储芯片，控制读写操作①存储体注意：存储器芯片的存储容量与地址、数据线的位数有关：芯片的存储容量＝2n×m＝存储单元数×存储单元的位数

n：芯片的地址线根数

m：芯片的数据线根数

示例②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构：也叫字结构，只用一个译码器，译码输出的字选择线直接选中地址所表示的存储单元；双译码结构：又称重合译码，用2个译码器分别译码，X向选中矩阵中行存储单元，Y向选中矩阵中列存储单元，只有XY相同时选中的存储单元才能进行读/写操作。双译码可简化芯片设计主要采用的译码结构可减少译码器的输出线，简化译码器结构③片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作读RD*或OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WR*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：外部电路较简单；功耗较大。SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能SRAM芯片6116存储容量为2K×824个引脚：11根地址线A10～A08根数据线D7～D0片选CS*读写W*、E*功能DRAM芯片4116存储容量为16K×116个引脚：7根地址线A6～A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM4116的读周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出DRAM4116的写周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元4只读存储器MROM：掩膜型ROM，其中的信息是厂家根据给定的程序和数据对芯片进行二次光刻制成，造价很高；PROM：可编程ROM，每个基本电路由1个三极管和串接在射极上的熔丝组成。出厂时，每位上存储的信息均为1，写入0时，产生大电流将熔丝烧断完成。由于熔丝烧断后不能恢复，所以只能编程一次。4只读存储器EPROM：可擦除可编程ROM，信息的存储通过电荷分布决定。刚出厂的芯片中没有电荷，所存信息为1，写入0时通过加编程电压把电荷注入相应的基本存储电路实现。当外部能源（紫外线光源）加到芯片上时，聚集在电路中的电荷形成光电流泄漏走，改变电荷分布，擦掉0，恢复原始状态1。EEPROM：电可擦可编程ROM，在﹢5V电源下就可在线编写和擦除，是一种特殊的可读写的存储器。EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息；一般使用专门的编程器（烧写器）进行编程；编程后，应该贴上不透光封条；出厂未编程前，每个基本存储单元都是信息1；编程就是将某些单元写入信息0。EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2732存储容量为4K×824个引脚：12根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*/编程电压VPP功能EEPROM用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）；有字节擦写、块擦写和整片擦写方法；并行EEPROM：多位同时进行；串行EEPROM：只有一位数据线。EEPROM芯片2817A存储容量为2K×828个引脚：11根地址线A10～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存储容量为8K×828个引脚：13根地址线A12～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716154.3存储器的连接这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口

★存储器要经过译码器等附加电路才能接向CPU主系统★存储器芯片经过扩展才能达到需求4.3.1存储芯片的连接与扩展存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线1.存储芯片位数的扩充若芯片的数据线正好8根：一次可从芯片中访问到8位数据；全部数据线与系统的8位数据总线相连；若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据需利用多个芯片扩充数据位这个扩充方式简称“位扩充”，即“位并联”。位扩充2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数；地址线的相应位、各控制线并联；这些芯片应被看作是一个整体；常被称为“芯片组”。例：2K×1位芯片组成2K×8位存储器例：1K×4位芯片组成1K×8位存储器2.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连；寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”。片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范围（16进制）A9～A03.存储器芯片地址的扩充存储系统常需利用多个存储芯片扩充容量；也就是扩充了存储器地址范围；进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址；这个寻址方法，主要通过将存储器芯片的片选端与系统的高位地址线相关联来实现；这种扩充简称为“地址扩充”或“地址串联”。地址扩充（容量扩展）片选端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE译码器00000000010000000000片选端常有效的情况：A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（组）的片选端常有效；不与系统的高位地址线发生联系；芯片（组）总处在被选中的状态；虽简单易行、但无法再进行地址扩充，会出现“地址重复”。地址重复现象一个存储单元具有多个存储地址的现象；原因：有些高位地址线没有用、可任意；使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”；例如：00000H～07FFFH选取的原则：高位地址全为0的地址。高位地址译码才更好⑴译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程；译码电路可以使用门电路组合逻辑；译码电路更多的是采用集成译码器：常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154⑵全译码所有的系统地址线均参与对存储单元的译码寻址；包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）；采用全译码，每个存储单元的地址都是唯一的，不存在地址重复；译码电路可能比较复杂、连线也较多。全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12～A0A19A18A17A16A15A14A13⑶部分译码只有部分（高位）地址线参与对存储芯片的译码；每个存储单元将对应多个地址（地址重复），需要选取一个可用地址；可简化译码电路的设计；但系统的部分地址空间将被浪费。部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一个可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH⑷线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）；虽构成简单，但地址空间严重浪费；必然会出现地址重复；一个存储地址会对应多个存储单元；多个存储单元共用的存储地址不应使用。线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切记：A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线；在系统中，主要与地址发生联系：包括地址空间的选择（接系统的M/IO*信号）和高位地址的译码选择（与系统的高位地址线相关联）；对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用。存储器芯片容量扩展举例设系统中的地址总线为16位，要求从0000H起安排4片2716EPROM。2716芯片的规格为2K×8位，可知芯片内部寻址为11位，取A10~A0地址线；各芯片的片选信号由A15~A11确定。可安排1个2-4译码器，各芯片连接的译码输出信号和地址范围如下：存储器芯片容量扩展举例片选译码芯片序号A15A14A13A12A11地址范围Y00#000000000H～07FFHY11#000010800H～0FFFHY22#000101000H～17FFHY33#000111800H～1FFFH具体连接如图：存储器芯片位字扩展实际上存储器通常都有位向和字向的扩展要求。扩展方法即位扩展和字扩展的综合运用。存储容量与地址总线、地址范围的关系容量

1K2K4K8K16K32K总线数

101112131415范围

000000000000000000000

3FF7FFFFF1FFF3FFF7FFF容量

64K128K256K512K1MB

总线数

1617181920范围

000000000000000000000000

FFFF1FFFF3FFFF7FFFFFFFFF4.3.2存储器与CPU的连接8086最小模式与SRAM的连接：4.3.2存储器与CPU的连接8086与ROM的连接：连接时须注意的问题存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合1.总线驱动CPU的总线驱动能力有限；单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动；双向传送的数据总线，可以采用三态双向驱动器来加以驱动。2.时序配合分析存储器的存取速度是否满足CPU总线时序的要求。如果不能满足：考虑更换芯片在总线周期中插入等待状态TW切记：时序配合是连接中的难点3.合理分配内存的地址空间RAM和ROM分区域安排，一般把RAM安排在低端，ROM安排在高端。切记：时序配合是连接中的难点第4章教学要求1.了解各类半导体存储器的应用特点；2.熟悉半导体存储器芯片的结构；3.掌握部分SRAM、EPROM、EEPROM芯片的引脚功能；4.理解SRAM读写原理、DRAM读写和刷新原理、EPROM和EEPROM工作方式第4章教学要求（续）5.掌握存储芯片与CPU连接的方法，特别是片选端的处理；6.了解存储芯片与CPU连接的总线驱动和时序配合问题。习题4（第85页）32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图SRAM2114的功能工作方式CS*WE*I/O4～I/O1未选中读操作写操作100×10高阻输出输入SRAM6116的功能工作方式CS*W*E*D7～D0未选中读操作写操作