数字电路 组合逻辑电路部分

第三章组合逻辑电路§3.1组合逻辑电路的分析和设计§3.3

VHDL语言简介§3.2组合逻辑电路中的竞争与冒险概述组合逻辑电路的组成§3.4常用组合逻辑电路模块

组合逻辑电路概念输入：逻辑关系：Yi=Fi(X1、X2、…、Xn)i=(1、2、…、m)

组合逻辑电路的结构特点电路由逻辑门构成，不含记忆元件输出：X1、X2、…、XnY1、Y2、…、Ym概述组合逻辑电路任一时刻的输出仅仅取决于该时刻的输入，而与过去的输入无关。YmXnX1Y1组合逻辑电路§3.1.1组合电路的分析任务：已知逻辑电路，分析其逻辑功能写函数表达式简化函数式真值表或波形图描述电路功能已知组合电路公式法K图法分析步骤例1：试分析图所示逻辑电路的功能。结论：电路为少数服从多数电路，称表决电路。解：（1）逻辑表达式（2）列真值表ABCF00000010010001111000101111011111真值表（3）分析电路的逻辑功能多数输入变量为1，输出F为1；多数输入变量为0，输出F为0分析例2：试分析图示逻辑电路的功能。（2）列真值表分析解：（1）写表达式自然二进制码格雷码0010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）列真值表自然二进制码至格雷码的转换电路。B3B2B1B0G3G2G1G000000000分析（3）逻辑功能（1）表达式00010001注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。推广到一般，将n位自然二进制码转换成n位格雷码

Gi=Bi⊕Bi+1（i=0、1、2、…、n-1）自然二进制码至格雷码的转换分析§3.1.2组合电路的设计任务：根据实际逻辑问题，设计实现其功能的逻辑电路设计步骤列真值表简化函数式画逻辑图实际逻辑问题公式法K图法表达式变换根据设计所用芯片要求例1．在举重比赛中，有3名裁判，其中1名为主裁判。当有两名以上裁判（其中必须有1名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。（1）作出逻辑规定：输入：合格为1，不合格为0输出：成绩有效为1，无效为0（2）列出真值表ABC

L

000001010011100101110111

00000111

设计ABAC主裁（4）画出逻辑电路图≥1BCAYBCAY（5）化成“与非”式L=AB+AC设计（3）求逻辑函数表达式例2：L1和L2都是逻辑变量A、B、C、D的函数，即L1=F1（A，B，C，D）=∑m（4，5，7，12，13，15）

L2=F2（A，B，C，D）=∑m（4，6，7，12，14，15）

试用与非门实现L1和L2的电路。

设计设计解：方案一：L1和L2采用如图所示的卡诺图进行化简方案二：L1和L2采用如图所示的卡诺图进行化简设计

对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与-或表达式最简，而应该在各个输出与-或表达式中尽可能多用公共项，达到整体最简的目的。设计例3：半加器的设计解：（1）半加器真值表（2）输出函数（3）逻辑图（4）逻辑符号设计实现两个一位二进制数相加，不考虑低位的进位输入输出被加数A加数B和S进位C0000011010101101CO用“与非”门实现半加器用“与非”门实现半加器逻辑图如图所示：设计S=AB+AB=AB+AA+AB+BB=A(A+B)+B(A+B)=AAB+BAB=AAB+BAB=AABBABC=AB例4：全加器的设计请同学自己完成逻辑电路全加器逻辑符号真值表输入输出AiBiCiSiCi+1

一位二进制数Ai一位二进制数Bi来自低位的进位Ci相加和Si高位进位Ci+110010

10101

11001

1111100000001100110101010设计例5：试将8421BCD码转换成余3BCD码输入8421码输出余3码B3B2B1B0E3E2E1E0（2）画卡诺图解：（1）列真值表000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010××××111011××××121100××××131101××××141110××××151111××××设计0100011110001110B1B0B3B211×××××1×11E30100011110001110B1B0B3B2111×××××1×1E20100011110001110B1B0B3B21111××××××1E10100011110001110B1B0B3B21111××××××1E0（3）逻辑表达式设计0100011110001110B1B0B3B2111×××××1×1E20100011110001110B1B0B3B21111××××××1E10100011110001110B1B0B3B21111××××××1E0E30100011110001110B1B0B3B211×××××1×11（4）电路图（3）逻辑表达式8421BCD码余3码设计§3.2组合电路中的竞争与冒险竞争与冒险的判断竞争与冒险冒险现象的消除竞争与冒险竞争：冒险：信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。（理想情况）LAA在输出端产生尖峰干扰有竞争，不产生冒险AA1&A竞争与冒险在输出端产生尖峰干扰竞争与冒险的判断代数法当函数表达式可以化成：即含有互补变量，A变量变化可能引起冒险。卡诺图法ABC010001111000001111如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。冒险现象的消除1.利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：0000ABC01000111101111有一逻辑函数F=AC+BC，其卡诺图为：冗余项２.吸收法在输出端加小电容C可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏,在对波形要求较严格时，应再加整形电路。冒险现象的消除L′AAL1＆３.取样法电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。加取样脉冲原则：“或”门及“或非”门加负取样脉冲“与”门及“与非”门加正取样脉冲冒险现象的消除利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适用范围有限；三种方法比较：取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端，可以将取样信号作用于该端，待电路稳定后才使输出有效。吸收法：加滤波电容使输出信号变坏，引起波形的上升、下降时间变长，不宜在中间级使用。实验调试阶段采用的应急措施；冒险现象的消除险象的判断与消除。任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。根据已经给定的逻辑电路，描述其逻辑功能。根据设计要求构成功能正确、经济、可靠的电路（１）组合电路（２）组合电路的分析（３）组合电路的设计（４）组合逻辑电路中的险象小结作业253.4常用组合逻辑电路编码器译码器数据选择器数值比较器加法器编码器二进制代码某种控制信息、符号等译码编码译码器编码器把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。如汉字编码、电报编码、身份证号、学号等等。

有一键盘输入电路，一共有8个按键，键按下时，对应的输入信号为高电平。编码器的作用就是把每一个键信号转化成相应的编码（键码）。编码器K0VCCY2I0K7K1I7I1Y1Y0键码二进制编码器二进制编码器真值表：I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1000000001000000001000000001000000001000000001000000001000000001

000001010011100101110111

假设任何时刻有且只有一个输入信号有效--单输入编码逻辑表达式：以次类推：令代入Y2的表达式就得到：同理二进制编码器则满足∴定理：若两个逻辑变量X、Y同时满足X+Y=1、XY=0，则有X=Y。问题：当有两个输入信号同时有效时，如I2和I4同时有效时，将出现什么情况？≥1Y2≥1Y0≥1Y1I0I1I2I3I4I5I6I7二进制编码器优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。真值表优先编码器—74LS148000001010011100101110111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

I0

I1

I2

I3

I4

I5

I6

I7

Y2Y1Y0数大优先/数小优先逻辑函数表达式利用公式A+AB=A+B优先编码器—74LS14801YS=I0I1…I7S

YEX=I0I1…I7SS

优先编码器—74LS148&&&≥1≥1≥1Y0Y2Y11111111111I2I3I4I1I7I6I51S使能输入&YSI0&YEX逻辑图111111100000000110000001优先编码器—74LS148简化逻辑符号逻辑符号

国标符号：输入，低电平有效。优先级别依次为～：编码输出端：使能输入端：使能输出端，：扩展输出端，I0

I7

~Y2Y0~SS＝1时，禁止编码S=0时，允许编码；YSYEXYS=0,表示无输入信号YEX=0，表示有输入信号优先编码器—74LS148YS=I0I1…I7S

★★★★★YEX=I0I1…I7SS

YEXI7I6I5I4I3I2I1I0

74LS148Y2Y1Y0YSS（1）单片使用，S端应接地。

YS在微机接口中可用于中断或查询

有编码时，YS=1；无编码时YS=0。优先编码器—74LS148应用悬空

输入信号编码输出优先编码器—74LS148应用用74LS148构成的键盘编码电路高位选通输出与低位控制端连接（2）级联使用

用两片74LS148构成16线—4线优先编码器。

优先编码器—74LS148应用高优先级：高位低优先级：低位有效1111000011111译码器某种编码某种控制信息、符号等译码译码器把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。

译码器常分为二进制译码器BCD译码器显示译码器译码器★二进制译码器译码输入：n位二进制代码译码输出：m位控制信息m=2n译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平译码输入译码输出2位二进制译码器译码输入译码输出a1a0y0y1y2y30001110110111011011111102位二进制译码器010100

100010

110001y0y1y2y3a1a000有效电平为“1”有效电平为“0”10001.真值表

11111110111111011111101111110111111011111101111110111111

01111111

000001010011100101110111

Y7Y6Y5Y4Y3Y2Y1Y0

A2A1A0

2.逻辑函数表达式

二进制译码器—74LS138思考：输入电路中为什么用了6只反相器？使能控制端的作用？二进制译码器—74LS1383.逻辑电路图

&1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1E2E1E3E逻辑符号

国标符号简化逻辑符号二进制译码器—74LS138★由74LS138译码器构成的地址译码器

二进制译码器—74LS138应用★由74LS138译码器构成的数据分配器

A0A1A2E1E2E3Y1Y0Y3Y2Y5Y4Y6Y7电路0电路7地址码01数据输入000100010110001101011111思考：为什么数据从E2输入？二进制译码器—74LS138应用电路0电路7A0A1A2

由总线来的数字信号输送到不同的下级电路中去。

★逻辑函数最小项发生器如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。

二进制译码器—74LS138应用输入变量m0m1m2m3m4m5m6m7例用译码器实现组合逻辑电路F1（A,B,C）=∑m(0,2,4,6)

A0A1A2E1E2E3Y1Y0Y3Y2Y5Y4Y6Y7CBA001F1二进制译码器—74LS138应用1.七段LED数码管的结构及显示原理LED数码管有两种结构：共阴和共阳，共阴数码管的外形和内部结构为：显示译码器2.显示原理七段LED数码管中的a～g实际上为发光二极管，利用点亮其中某几段来构成0～9字形。如当a～f=1，g=0时，显示字形0当b=c=1，a=d=e=f=g=0时，显示字形1当a=b=d=e=g=1，c=f=0时，显示字形2……显示译码器0abdcef1cb2baged6与9的特殊情况3.显示译码器的逻辑功能显示译码器显示译码器abcdfegACBD8421BCD码七段显示码4.真值表ABCD

abcdefg字型

0000000100100011010001010110011110001001101010111100110111101111

11111100110000110110111110010110011101101100111111110000111111111101110000000000000000000000000000000000000000000123456789消隐消隐消隐消隐消隐消隐

根据真值表，同学们不难推导出a、b、c、d、e、f、g的逻辑表达式。显示译码器伪码显示译码器CD4511A3~A0：BCD码输入信号Ya～Yg：译码输出，高电平有效BI熄灭信号输入低电平时，Ya～Yg输出均为低电平（全灭）；

LE为锁存信号LE=0，输出随输入变化，LE=1，处于锁存状态。LT：试灯信号输入BCD—七段译码器/驱动器CD4511低电平时，Ya～Yg输出均为高电平(全亮)。CD4511与数码管的连接原理图显示译码器CD4511★数据选择器（Multiplexer,MUX）数据选择器功能是将多路信号有选择地送到一条输出总线上去。其工作示意图如下：数据输出地址码YD7D1D0A2A1A0多路数据输入数据选择器究竟选择哪一路数据输出由A2、A1、A0三位地址码决定。1.真值表(把A2A1A0和Di（i=0…7）当作输入，Y为输出)：

A2A1A0Di

Y

000000010010001101000101011001111000100110101011110011011110111101010101010101012.逻辑函数表达式：（mi是A2A1A0的最小项）数据选择器★八选一数据选择器A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7=∑miDiF=3.逻辑电路图输入加使能控制，输出端加一反相输出，就得到实际的8选1数据选择器74LS151。数据选择器1A2A1A0&11111D7D6D5D4D3D2D1D0≥1Y1Y1E4.74LS151的引脚和功能表引脚图A1A0ED0D1D2D3D4D5D6D774LS151YA2Y功能表A2A1A0E×××HLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHLYYD1D1D2D2D3D3D4D4D5D5D6D6D7D7D0D0LH数据选择器HC/HCT153HC/HCT150数据选择器★常见数据选择器芯片★数据选择器的应用◆用使能端，可将两片8选1数据选择器扩展16选1数据选择器。（如何扩展？）1A3A0A2A1D8D15A1A0E74LS151YA2YD0D1D2D3D4D5D6D7≥1D0D7D0D1D2D3D4D5D6D7A1A0E74LS151YA2Y数据选择器◆将并行输入变成串行输出（序列信号发生）当ABC由000→111时，MUX将D0～D7八位并行数据依次在Y端输出成为串行数据。Y输出端的波形如下：并行数据串行数据A1A0ED0D1D2D3D4D5D6D78选1MUXYA2ABC00010111数据选择器◆构成多路信号分时传输系统数据选择器◆实现逻辑函数将逻辑变量地址码A1A0其余逻辑变量Di构成需要的逻辑函数例1：用四选一数据选择器实现函数解：数据选择器数据选择器由此可得：“0”BAC“1”D0D1D2D3F(A,B,C)D0D1D2D3ENA1A0Y1F(A,B,C)A1A0ED0D1D2D3D4D5D6D78选1MUXYA2ABC“1”L例2：用8选1MUX实现逻辑函数解：8选1MUX的输出Y的表达式为：将Y与L两式作比较，当A2=A，A1=B，A0=C，D0=D1=D3=D5=D6=D7=1，D2=D4=0时，L=Y。具体电路图如右：数据选择器L(A,B,C)=ABC+ABC+ABC+ABC+ABC+ABC例3：用8选1MUX实现将具体电路图如下：思考：如令A2=C，A1=B，A0=A，相应的接线应如何？A1A0ED0D1D2D3D4D5D6D78选1MUXYA2ABC“1”L“0”令A2=A，A1=B，A0=C，D1=D2=D4=D7=1，D0=D3=D5=D6=0即得L=Y数据选择器用数据选择器来实现逻辑函数时，应注意以下几点：1．当逻辑函数的变量个数少于或等于数据选择器输入端个数时，可直接用数据选择器来实现所要实现的逻辑函数。2．当逻辑函数的变量个数多于数据选择器选择输入端数目时，取出现频率最高的变量为地址变量，将余下的变量分别有序地加到数据选择器的数据输入端。3．一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。数据选择器数据选择器试用4选1数据选择器74LS153（1∕2）和最少量的与非门实现逻辑函数：课堂练习将上式与4选1数据选择器的函数表达式比较：即得E=Y。具体电路图如下：A1A0STD074LS153（1∕2）YD1D2D3CDBAE101数据选择器解：令A1=C,A0=DD0=A+B=ABD1=A,D2=1,D3=0

数值比较器就是对两个无符号二进制数A、B进行比较，以判别其大小的组合逻辑电路。

输入：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。输出数值比较器A1An-1B0L

(A＞B)Bn-1B1A0L(A＜B)L

(A=B)输入数值比较器★一位数值比较器（1）根据题意列出真值表AB

L(A＞B)

L(A＜B)

L(A=B)

00011011001001001001（2）根据真值表写出各输出的逻辑函数表达式数值比较器（3）逻辑电路图ABABL（A<B）A≥1&&A1B1L（A=B）L（A>B）B数值比较器★四位数值比较器（1）四位数值比较的原理：设四位数字为A：A3A2A1A0，B：B3B2B1B0，先比最高位，若A3＞B3，则A＞B；最高位相同A3=B3，比次高位，若A2＞B2，则结果A＞B；……各位都相同时，A=B数值比较器（2）4位数值比较器的功能表A3B3

A2B2

A1B1

A0B0

L(A＞B)L(A<B)L(A=B)

A3＞B3

×

××100

A3＜B3

×

××010

A3=B3

A2＞B2

××100

A3=B3

A2＜B2

××010

A3=B3

A2=B2A1＞B1

×100

A3=B3

A2=B2A1＜B1

×010

A3=B3

A2=B2A1=B1A0＞B0

100

A3=B3

A2=B2A1=B1A0＜B0

010

A3=B3

A2=B2A1=B1A0=B0

001

数值比较器数值比较器

具有级联输入的比较器其功能表为：（HC/HCT85）

A3B3

A2B2

A1B1

A0B0

级联输入I(A＞B)I(A＜B）I(A=B)

Y(A＞B)Y(A＜B)Y(A=B)

A3＞B3

×

×××××100

A3＜B3

××××××010

A3=B3

A2＞B2

×××××100

A3=B3

A2＜B2

×××××010

A3=B3

A2=B2

A1＞B1

××××100

A3=B3

A2=B2

A1＜B1××××010

A3=B3

A2=B2

A1=B1

A0＞B0

×××100

A3=B3

A2=B2

A1=B1

A0＜B0

×××010

A3=B3

A2=B2

A1=B1

A0=B0

××1

001

A3=B3

A2=B2

A1=B1

A0=B0

100

100

A3=B3

A2=B2

A1=B1

A0=B0

010

010

A3=B3

A2=B2

A1=B1

A0=B0

000

110A3=B3

A2=B2

A1=B1

A0=B0

110000

（3）逻辑表达式为：数值比较器数值比较器（4）逻辑符号：例1：用两片4位比较器HCT85实现八位二进制数比较器解：位扩展，两片4位比较器按下图连接：低位的输出与高位的控制输入连接比较器的应用?低4位比较高4位比较例2：用比较器HCT85构成8421BCD码表示的一位十进制数四舍五入电路。解:A3～A0：8421BCD码B3～B0：0100（十进制数4）A＞B输出端用于判别比较器的应用0100?与4比较的结果即四舍五入的结果★一位半加器（1）作逻辑规定A为加数，B为被加数，S为和，CO为进位。（2）真值表AB

SCO

0001101100101001加法器（3）逻辑函数表达式（4）逻辑电路图和逻辑符号CO＆ASB=1A∑BSCO★一位全加器（1）作逻辑规定A、B为加数和被加数，CI为低位进位，S、Co为和及向高位进位。（2）真值表。ABCI

SCO

0000010100111001011101110010100110010111加法器（3）逻辑表达式CO=AB+BCI+ACI

（4）全加器逻辑电路图见教材P130，其逻辑符号为：CO∑CISCBAC加法器加法器★N位加法器◆功能：实现N位二进制数相加◆按实现方法分类：串行进位加法器、超前进位加法器（1）串行进位加法器低位全加器进位输出高位全加器进位输入例：用全加器实现4位二进制数相加。注意：CI0=00（2）超前进位加法器进位位直接由加数、被加数和最低位进位位CI0形成。加法器加法器的逻辑符号加数被加数和低位进位进位加法器加法器的应用例：试用四位加法器实现8421BCD码至余3BCD码的转换。N位加法运算、代码转换、减法器、十进制加法解：余3码比8421码多3，因此：A3-A0：8421BCD码B3-B0：0011（3）CI0：0加法器模块化设计概述选择合适的集成电路减