电子设计自动化EDA概述

电子设计自动化（EDA)课时：2*15课时，6课时的课外实验考试：实验成绩30%（实验考试）随堂考试70％（考查课）实验部分:（提前准备好实验报告本）6节小实验（3次）综合实验（1周）记入平时成绩实验课地点：主楼八楼东边现代通信实验室周次星期日期节次班级10一31/101.2测控09-1一31/103.4测控09-211一7/111.2测控09-1一7/113.4测控09-212一14/111.2测控09-1一14/113.4测控09-217测控09-1测控09-2测控09-1.2实验时间安排VHDL设计技术参考书《CPLD系列设计技术与入门》：黄正谨徐坚章小丽熊明珍等编著，电子科技大学出版社《可编程逻辑器件原理、开发与应用》：赵曙光等编著，西安科技大学出版社《VHDL硬件描述语言与数字逻辑电路设计》：侯伯亨顾新编著，西安电子科技大学出版社《VHDL程序设计》：曾繁泰陈美金编著，清华大学出版社《数字集成系统的结构化设计与高层次综合》：王志华邓仰东编著，清华大学出版社《VHDL应用与开发实践》：甘历编著，科技出版社

参考教材

参考教材

参考教材课程结构安排：一：第1到第3章基础知识：EDA发展流程，设计流程。基本的硬件结构二：第4章：软件三：第5章是整个VHDL程序设计的语言要素和语句部分（核心内容）四：软件操作以及设计中的一些优化问题。五：第6章，系统设计（综合实验）。第一章绪论主要内容1.EDA概念2.EDA发展历程3.EDA发展趋势

常见英文缩写解释（按字母顺序排列）ASIC:ApplicationSpecificIntegratedCircuit.专用ICCPLD:ComplexProgrammableLogicDevice.复杂可 编程逻辑器件EDA:ElectronicDesignAutomation.电子设计自动化FPGA:FieldProgrammableGateArray.现场可编程 门阵列GAL:GenericArrayLogic.通用阵列逻辑HDL:HardwareDescriptionLanguage.硬件描述语言IP:IntelligentProperty.智能模块PAL:ProgrammableArrayLogic.可编程阵列逻辑RTL:RegisterTransferLevel.寄存器传输级级（（描述）SOC:SystemOnaChip.片上系统SLIC:SystemLevelIC.系统级ICVHDL:VeryhighspeedintegratedcircuitHardwareDescriptionLanguage.超高速集成电电路硬件描述述语言主要内容1.实现载体体：大规模可可编程逻辑器器件2.描述语言言：硬件描述述语言3.设计工具具：软件开发发系统4.硬件验证证：实验开发发系统1.大规模模可编程逻辑辑器件FPGA和CPLD主要公司：Xilinx，Altera，LatticeFPGA/CPLD显著著的优点：开发周期短、、投资风险小小、产品上市市速度快、市市场适应能力力强、硬件修修改升级方便便。实验装置三类器件的主主要性能指标标比较2.硬件描描述语言(HDL)VHDL：IEEE标准准，系统级抽抽象描述能力力较强。Verilog：IEEE标准，门门级开关电路路描述能力较较强。ABEL：系系统级抽象描描述能力差，，适合于门级级电路描述。3.软件开开发工具集成化的开发发系统特定功能的开开发软件：综综合软件仿真软件集成化的开发发系统Altera公司：MAX+plusII、QuartusII系列Xilinx公司：ISE、Foundation、、Aillance系列列Lattice公司：ispDesignEXPERT系系列特定功能的开开发软件综合类：Synplicity公公司的Synplify/SynplifyproSynopsys公司的的FPGAExpress、FPGAcompilerIIMentor公司的LeonardoSpectrum仿真类：ModelTech公公司的ModelsimAldec公公司的ActiveHDLCadence公司的NC-Verilog、、NC-VHDL、NC-SIM4.实验开发发系统EDA技术狭义定义：以以大规模可编程程逻辑器件为设计载体，，以硬件描述语言言为系统逻辑描描述的主要表表达方式，以以计算机、大规模可编编程逻辑器件件的开发软件及实验开发系统统为设计工具，，自动完成用用软件方式方方式描述的电电子系统到硬硬件系统的逻逻辑编译、逻逻辑化简、逻逻辑分割、逻逻辑综合及优优化、布局布布线、逻辑仿仿真，直至完完成对于特定定目标芯片的的适配编译、、逻辑映射、、编程下载等等工作，最终终形成集成电电子系统或专专用集成芯片片的一门多学学科融合的新新技术。1.1EDA技术及其其发展●EDA（ElectronicDesignAutomation）●EDA：：是指以以计算算机为为工作作平台台，融融合应应用电电子技技术、、计算算机技技术、、智能能化技技而研研制成成的电电子CAD(ComputerAidedDesign)通通用软软件包包。●功能能：辅助IC(integratedcircuit)设设计,电子子电路路设计计,PCB(PrintedCircuitBoard)设设计EDA技术术的发发展七十年年代为为CAD（（ComputerAidedDesign计算机机辅助助设计计）阶阶段用计算算机辅辅助进进行IC版版图编编辑、、PCB布布局布布线，，取代代了手手工画画图。。八十年年代为为CAE（（ComputerAidedEngineering计算机机辅助助工程程）阶阶段支持电电路功功能设设计和和结构构设计计，通通过电电路网网表将将两者者结合合在一一起，，实现现了工工程设设计。。CAE的的主要要功能能是：：原理理图输输入，，逻辑辑仿真真，电电路分分析，，自动动布局局布线线，PCB后分分析。。九十年年代为为ESDA（ElectronicSystemDesignAutomation电子系系统设设计自自动化化）阶段1.EDA概念念以及及发展展七十年年代为为CAD（（ComputerAidedDesign计算机机辅助助设计计）阶阶段用计算算机辅辅助进进行IC版版图编编辑、、PCB布布局布布线，，取代代了手手工画画图。。八十年年代为为CAE（（ComputerAidedEngineering计算机机辅助助工程程）阶阶段支持电电路功功能设设计和和结构构设计计，通通过电电路网网表将将两者者结合合在一一起，，实现现了工工程设设计。。CAE的的主要要功能能是：：原理理图输输入，，逻辑辑仿真真，电电路分分析，，自动动布局局布线线，PCB后分分析。。九十年年代为为ESDA（ElectronicSystemDesignAutomation电子系系统设设计自自动化化）阶段段上节节课课内内容容回回顾顾：：2.可可编编程程逻逻辑辑器器件件CPLD:ComplexProgrammableLogicDevice.复杂杂可可编编程程逻逻辑辑器器件件FPGA:FieldProgrammableGateArray.现场场可可编编程程FPGA和CPLD主要要公公司司：：Xilinx，，Altera，，Lattice3.硬硬件件描描述述语语言言VHDL:VeryhighspeedintegratedcircuitHardwareDescriptionLanguage.超高高速速集集成成电电路路硬硬件件描描述述语语言言VHDL：：IEEE标标准准，，系系统统级级抽抽象象描描述述能能力力较较强强。。Verilog：：IEEE标标准准，，门门级级开开关关电电路路描描述述能能力力较较强强。。4.集集成成化化的的开开发发系系统统Altera公公司司：：MAX+plusII、、QuartusII系系列列ESDA技技术术的的基基本本特特征征（1））支支持持““自自顶顶向向下下””的的设设计计方方法法（2））支支持持ASIC(ApplicationSpecificIntegratedCircuit)设计计（3））采采用用硬硬件件描描述述语语言言（4））基基于于系系统统框框架架结结构构在我我国国所所使使用用的的工工具具中中，，最最有有代代表表性性的的设设计计工工具具是是Tango和和早早期期的的ORCAD。。它它们们的的出出现现，，使使得得电电子子电电路路设设计计和和印印刷刷板板布布线线工工艺艺实实现现了了自自动动化化，，但但还还只只能能算算自自下下而而上上的的设设计计方方法法。。随随着着大大规规模模专专用用集集成成电电路路的的开开发发和和研研制制，，为为了了提提高高开开发发的的效效率率和和增增加加已已有有开开发发成成果果的的可可继继承承性性，，以以及及缩缩短短开开发发时时间间，，各各种种新新兴兴的的EDA工工具具开开始始出出现现，，特特别别是是硬硬件件描描述述语语言言HDL（（HardwareDescriptionLanguage））的的出出现现，，特别别是是硬硬件件描描述述语语言言HDL（（HardwareDescriptionLanguage））的的出出现现，，使使得得传传统统的的硬硬件件电电路路设设计计方方法法发发生生了了巨巨大大的的变变革革，，新新兴兴的的EDA设设计计方方法法采采用用了了自自上上而而下下（（TopDown））的的设设计计方方法法。。所谓谓自自上上而而下下的的设设计计方方法法，，就就是是从从系系统统总总体体要要求求出出发发，，自自上上而而下下地地逐逐步步将将设设计计内内容容细细化化，，最最后后完完成成系系统统硬硬件件的的整整体体设设计计。。各公公司司的的EDA工工具具基基本本上上都都支支持持两两种种标标准准的的HDL，，分分别别是是VHDL和和VerilogHDL。。关于于VHDL(06)VeryhighspeedintegratedHardwareDescriptionLanguage(VHDL)是IEEE、、工工业业标标准准硬硬件件描描述述语语言言用语语言言的的方方式式而而非非图图形形等等方方式式描描述述硬硬件件电电路路容易修改改容易保存存特别适合合于设计计的电路路有：复杂组合合逻辑电电路，如如：译码器、、编码器器、加减减法器、、多路选选择器、、地址译译码器……...状态机等等………..VHDL的功能能和标准准VHDL描述述输入端口口输出端口口电路的行行为和功功能VHDL有过两两个标准准：IEEEStd1076-1987(calledVHDL1987)IEEEStd1076-1993(calledVHDL1993)概述：用HDL语言表表达设计计意图，，FPGA作为为硬件载载体，计计算机为为设计开开发工具具，EDA作为为软件开开发环境境的现代代化电子子设计方方法简介－－－背景（（二）美国国防防部在80年代代初提出出了VHSIC（VeryHighSpeedIntegratedCircuit））计划，，其目标标之一是是为下一一代集成成电路的的生产，，实现阶阶段性的的工艺极极限以及及完成10万门门级以上上的设计计，建立立一项新新的描述述方法。。1981年提提出了一一种新的的HDL，称之之为VHSICHardwareDescriptionLanguage，简称称为VHDL，，这种语语言的成成就有两两个方面面：描述复杂杂的数字字电路系系统成为国际际的硬件件描述语语言标准准VHDL的特点点：将一项工工程设计计或称设设计实体体（可以以是一个个元件，，一个电电路模块块或一个个系统））分成外外部（或或称可视视部分，，即端口口）和内内部（或或称不可可视部分分），即即设计实实体的内内部功能能和算法法完成部部分。VHDL语言特特色：VHDL语言中中设计实实体（designentity),程程序包(pacage),设设计库，，为设计计人员重重复利用用别人的的设计提提供了技技术手段段。重复利用用他人的的IP模模块和软软核（softcove)是VHDL语语言的特特色。VHDL语言的的优点：：1.具有有很强的的行为描描述能力力。2.支持持大规模模设计的的分解和和已有设设计的再再利用。。3.可读读性好，，易于修修改和发发现错误误。4.可以以使用仿仿真器对对VHDL源代代码进行行仿真。。5.允许许设计者者不依赖赖于器件件。6.实现现了设计计与工艺艺无关。。7.可移移植性好好。8.上市市时间快快，成本本低。9.ASIC移移植。VHDL与计算算机语言言的区别别运行的基基础计算机语语言是在在CPU＋RAM构建建的平台台上运行行VHDL设计的的结果是是由具体体的逻辑辑、触发发器组成成的数字字电路执行方式式计算机语语言基本本上以串串行的方方式执行行VHDL在总体体上是以以并行方方式工作作验证方式式计算机语语言主要要关注于于变量值值的变化化VHDL要实现现严格的的时序逻逻辑关系系C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器COMPILER编译器和综合功能比较VHDL/VERILOG.程序

硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程HDL语语言的种种类Candence公司司的VerilogHDL语言言，于1995年成为为IEEE标准准，从C语言发发展而来来。MenterGraghics公公司的BLM语言，，从PASCAL语言言发展而而来，未未成为IEEE标准。。Altera公公司的AHDL的语语言，具具有C语语言风格格。系统集成成芯片成成为IC设计的的发展方方向，这这一发展展趋势表表现在如如下几个个方面：：超大规模模集成电电路的集集成度和和工艺水水平不断断提高，，深亚微微米(Deep-Submicron)工工艺，如如0.18μm，0.13μμm已经经走向成成熟，在在一个芯芯片上完完成的系系统级的的集成已已成为可可能。市场对电电子产品品提出了了更高的的要求，，如必须须降低电电子系统统的成本本，减小小系统的的体积等等，从而而对系统统的集成成度不断断提出更更高的要要求。高性能的的EDA工具得得到长足足的发展展，其自自动化和和智能化化程度不不断提高高，为嵌嵌入式系系统设计计提供了了功能强强大的开开发环境境。计算机硬硬件平台台性能大大幅度提提高，为为复杂的的SoC设计提提供了物物理基础础。EDA的的发展趋趋势EDA技技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）；；标准单元元（CBIC）；；全定制；；（FCIC）；；ASIC设计SOPC/SOC