数字集成电路实验说明(Lab1 and Lab2)

DigitalIntegrated

CircuitsIntroductiontoLab1andLab2HeChangde1精选ppt实验一内容1）反相器的电路仿真2）反相器Layout设计3）DRC验证（Diva）4）LVS验证（Dracula）5)LPE&PostLayoutSimulation（Dracula）2精选ppt实验二内容1）NAND门电路仿真2）NAND门电路Layout设计3）DRC验证4）LVS验证5)LPE&PostLayoutSimulation3精选pptWuxiMI0.5umCMOSProcessPMOSN-wellP+(pplus)Island(Active)PolyMetal1ContactPdiff4精选pptWuxiMI0.5umCMOSProcessNMOSN+(nplus)Island(Active)PolyMetal1ContactNdiff5精选ppt实验一内容1）反相器的电路仿真2）Layout的认识3）反相器Layout设计4）DRC验证5）LVS验证6精选ppt使用Cadence版图工具Virtuoso设计

反相器7精选ppt1登陆用户名：icer密码：1234568精选ppt2检查环境（1）在icer目录下有display.drf和tech.file两个文件。（2）有bd07.lvs，bd07.lpe，divaDRC.rul三个文件。这三个文件的位置可以为其他地方，但必须知道其路径。9精选ppt3运行Virtuoso（1）打开一个terminal;（2）terminal内运行icfb&（3）注意：我是打开terminal，直接运行icfb&命令的。10精选ppt4建立库和单元（1）建立一个库说明：库的名字包含自己的名字和学号的个人信息，以便检查。如：刘丽萍（学号：07060241X08），建的库名为LLP06杨国强（学号：0706024219），建的库名为ygq19（2）建立一个单元单元名字统一，以便出错时好处理：反相器单元名：INV与非门单元名：NAND讲课过程中，我的示例中的库名为：mylab，单元名为inv。11精选ppt开始画INV开始画之前认识一下整体设计的结果12精选ppt13精选ppt1画N-well14精选ppt2PMOS和NMOS的active区也包括制作衬底接触的active15精选ppt3形成poly-si和栅氧化层16精选ppt4形成NMOS的源漏的掺杂也包括制作PMOS衬底接触的掺杂17精选ppt5形成PMOS的源漏的掺杂也包括制作NMOS衬底接触的掺杂18精选ppt6形成contact孔以及欧姆接触的重掺杂19精选ppt7形成金属层20精选ppt8金属层标注21精选ppt至此就完成了反相器Layout的设计，但是设计的Layout是否有问题，还需要检查和验证？

下面介绍反相器Layout的DRC,LVS，LPE和PostLayoutSimulation。

注意其中的验证步骤、方法和设置22精选pptDRC,LVS,LPEDRC:DesignRuleCheckLVS:LayoutVersusSchematicLPE:LayoutParasiticExtractionDivaandDracula23精选ppt

Cadence设计系统介绍

1/13/202324精选ppt

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Dracula25精选pptCadence概述

为什么要学习Cadence工具26精选pptCadence概述集成电路发展趋势27精选pptCadence概述市场需求以及工艺技术的发展使得设计复杂度提高，为满足这样的需求，我们必须掌握最强大的EDA工具

28精选pptCadence概述VHDL仿真行为综合逻辑综合可测性设计低功耗设计布局布线后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompass29精选pptCadence概述全球最大的EDA公司提供系统级至版图级的全线解决方案系统庞杂，工具众多，不易入手除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位具有广泛的应用支持电子设计工程师必须掌握的工具之一30精选pptCadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog,RF,andMixed-SignalDesignPhysicalVerificationandAnalysisICPackagingPCBDesign31精选ppt集成电路设计流程

客户功能定义电路生成功能验证测试生成布局布线后仿真算法设计逻辑综合可测性设计低功耗设计版图验证设计规则检查互连参数提取32精选ppt

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Dracula33精选ppt版图设计工具－VirtuosoLEVirtuosoLayoutEditor－版图编辑大师

Cadence最精华的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能强大完备操作方便高效34精选ppt版图设计工具－VirtuosoLE目标理解LayoutEditor环境学会如何使用LayoutEditor学会运行交互DRC&LVS学会将设计转为Streamformat学会定制版图编辑环境35精选ppt版图设计工具－VirtuosoLE主要编辑命令Undo－取消Redo－恢复Move－移动Copy－复制Stretch－拉伸Delete－删除Merge－合并Search－搜索编辑命令非常友好，先点击命令，然后对目标图形进行操作36精选ppt版图设计工具－VirtuosoLE主要创建命令Rectangle－矩形Polygon－多边形Path－互联Label－标签Instance－例元Contact－通孔现在LSW中选中层，然后点击创建命令，在画相应图形37精选ppt

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Dracula38精选ppt设计流程

39精选ppt版图验证版图验证的必要性？确保版图绘制满足设计规则确保版图与实际电路图一致确保版图没有违反电气规则可供参数提取以便进行后模拟40精选pptCadence版图验证工具Diva

Diva是Cadence的版图编辑大师Virtuoso集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。

Dracula

Dracula（吸血鬼）是Cadence的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。41精选ppt版图验证工具－DIVA

Diva－DesignInteractiveVerificationAutomation

DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。

42精选ppt版图验证工具－DIVARemark:Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。

运行Diva之前，要准备好规则验证文件，这些文件有默认名称：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。43精选ppt版图验证工具－DIVADRC:对IC版图做几何空间检查，以确保线路能够被特定加工工艺实现。ERC:检查电源、地的短路，悬空器件和节点等电气特性。LVS:将版图与电路原理图做对比，以检查电路的连接，与MOS的长宽值是否匹配。LPE:从版图数据库提取电气参数（如MOS的W、L值

BJT、二极管的面积，周长，结点寄生电容等）并以Hspice网表方式表示电路。

44精选pptDivaDRC检查要拷贝divaDRC.rul到/home/icer/mylab里，mylab是自己建的库名，每个人根据自己的情况而定。从Verify里选择DRC，如下图设置，点击OK。45精选pptDivaDRC检查DRC检查结果如下图：errors为0，表示通过检查。46精选ppt版图验证工具－DIVA

Diva查错:错误在版图文件中会高亮显示，很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。同样，可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。

47精选ppt

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Dracula48精选ppt版图验证工具－DraculaDracula（吸血鬼）是

Cadence的一个独立的版图验证工具，它采用批处理的工作方式。Dracula功能强大，目前被认为布局验证的标准，几乎全世界所有的

IC公司都拿它作

sigh-off的凭据。特别是对整个芯片版图的最后验证，一定要交由

Dracula处理。

49精选ppt版图验证工具－DraculaBasicsofDraculaVerication版图验证与工艺相关-需要工艺信息数据库版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息50精选ppt版图验证工具－DraculaDracula主要功能:

1．设计规则检查－DRC2．电气规则检查－ERC3．版图&原理图一致性检查－LVS4．版图参数提取－LPE5．寄生电阻提取－PRE51精选ppt版图验证工具－DraculaDracula的处理流程52精选ppt版图验证工具－DraculaHowtoUseDraculaTool创建/获取命令文件;填充设计数据信息;编译命令文件;提交执行文件;查询验证结果报表并修改错误;53精选ppt版图验证工具－Dracula版图－>GDSII格式转换

WHY：Dracula处理对象是GDSII文件操作步骤：执行：CIW－>File－>Export－>Stream……………….54精选pptDracula-DRC

FunctionofDRC检查布局设计与制程规则的一致性;基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系;设计规则的规定是基于processvariation,equipmentlimitation,circuitreliability;特殊情况下,设计规则允许有部分弹性;55精选pptDracula-LVSDraculaLVS(包含器件提取）步骤:1.把版图的GDSII文件导出到含有LVS规则文件的目录；2.把单元的hspice网单文件导出到含有LVS规则文件的目录；3.更改LVS规则文件中的INDISK和PRIMARY值；4.在控制终端的含LVS规则文件的目录下输入：％LOGLVS％htv％case％cir/home/icer/test/inv.sp(网表的路径)56精选pptDracula-LVS%coninv（网表中单元名）%exit_____________________________%PDRACULA%/g/home/icer/test/bd07.lvs(LVS规则文件名)%/f%./57精选pptDracula-LVSLVS比较结果查看:按上述步骤执行完LVS后，工作目录下会生成名为lvsout.lvs的文件，打开此文件可以查看LVS结果报告。如果版图与电路图匹配，会显示“LAYOUTANDSCHEMATICMATCHED”，否则，会列出Discrepancy项，并注有不能匹配的部分在版图中的坐标和网单中的器件名。58精选ppt产生GDSII文件，为LVS做准备拷贝divaDRC.rul到/home/icer/mylab里，mylab是自己建的库名，每个人根据自己的情况而定。从Verify里选择DRC，如下图设置，点击OK。59精选pptDRACULALVS检查执行如下指令：（1）先在icer下建立一个test文件夹，test文件夹下建一个run的文件夹。使用mkdir/test/run完成。（2）拷贝bd07.lvs和inv.gds和INV.sp到test文件夹里。修改bd07.lvs如下图中所示。60精选ppt61精选pptLVS输出报告(报告文件为lvsout.lvs)62精选pptLVS输出报告63精选pptLVS输出报告64精选pptDracula-LPE在控制终端的含LVS规则文件的目录下输入：%PDRACULA%:/g/home/icer/test/bd07.lpe(LPE规则文件名)%:/f%./65精选pptLPE输出带有寄生参数的网表：PRENET.DAT66精选pptLPE输出带有寄生参数的网表：PRENET.DAT67精选pptLPE输出带有寄生参数的网表：PRENET.DAT68精选pptPostLayoutSimulation利用LPE得到的网表进行后仿真，使用前仿真的激励进行仿真（通常可以把LPE得到的网表做成一个subckt，然后调用，就很方便。）

后仿真显示：功能没问题！69精选ppt实验二内容1）NAND门电路仿真2）NAND门电路Layout设计3）DRC验证4）LV