数字逻辑教学大纲

数字逻辑教学大纲TheDigitalLogic 适用专业：计算机科学与技术、软件工程、网络工程 课程编号：0809213049前修课程：大学物理、电子电路 学分：3.5总学时：56一、课程性质、目的与要求课程性质：专业基础必修课、主干课课程目的：“数字逻辑”是研究数字系统设计的入门课程。通过本课程的学习，使学生掌握数字逻辑电路的基本理论和基本分析方法，为学习后续课程准备必要的电路知识。在本课程中，将介绍数字逻辑电路的分析设计方法和基本的系统设计技巧；培养同学综合运用知识分析解决问题的能力和在工程性设计方面的基本素养。通过课内实验和课程设计及课外实验的方式，使同学深入了解和掌握数字逻辑电路的设计分析方法和电路的运用过程。本课程在培养学生严肃认真的科学作风和抽象思维能力、分析设计能力、总结归纳能力等方面起重要作用。基本要求：系统地介绍了数字电路设计与分析的基础知识，内容全面，实用性强。首先从数字电路、数制系统等基本概念入手；然后论述组合逻辑、时序电路的分析与设计以及异步时序电路；最后讨论了数字编程逻辑器件与HDL。书中提供的习题能充分加深学生对所学知识的理解与运用。最为难得的是书中全部采用真实的集成电路器件进行设计，使读者可以迅速适应实际设计工作。二、教学内容： 理论总学时：40学时第一章数制与编码 4学时基本要求：二进制、八进制、十进制、十六进制数的表示形式及其相互转换。重点：带符号二进制数的原码、反码、补码表示及相互转换；掌握十进制数的8421BCD、余3码、2421码表示形式及其相互转换。难点：gray码和奇偶校验码的编码特点及在提高可靠性方面的作用；了解ASCII码。第二章逻辑代数基础 4学时基本要求：逻辑代数的基本概念；掌握逻辑代数的基本定理和规则，能灵活运用。重点：逻辑函数的基本形式和标准形式、逻辑函数表达式的转换。难点：两种基本的化简方法（代数法和卡诺图法）。第三章组合逻辑 10学时基本要求：逻辑门符号及其逻辑运算，组合逻辑电路的分析步骤。能正确写出给定组合逻辑电路的函数表达式，对非简化电路予以化简，在简化的基础上找出输出与输入的取值关系，必要时对电路逻辑功能加以文字描述。常用组合功能模块的逻辑功能、特点和使用方法。重点：TTL集成逻辑门和CMOS集成逻辑门电路，组合逻辑电路的设计方法。对一个文字描述的逻辑问题作出真值表，根据真值表写出函数表达式，按问题的要求进行化简，最后用门电路实现要求的逻辑功能（画出逻辑电路图）。用基本组合逻辑部件实现各种逻辑功能。难点：组合逻辑电路产生险象的原因、险象的判别和消除方法。第四章同步时序逻辑 12学时基本要求：同步时序逻辑电路基本结构和描述方法。常用时序功能模块逻辑功能、特点和使用方法。重点：不同类型触发器逻辑功能及状态描述，同步时序逻辑电路的分析步骤。对一个给定的同步时序电路，能正确写出激励函数表达式，指出电路类型，作出状态图，必要时给出电路的时间图和文字描述。用基本时序逻辑部件实现各种逻辑功能。难点：同步时序逻辑电路的一般设计方法。对一个文字描述的逻辑问题能正确形成原始状态图和状态表，对原始状态表进行化简和状态分配，求出二进制状态表，确定电路的输出函数和激励函数，画出逻辑电路图。第五章编程逻辑 10学时基本要求：CPLD、FPGA结构。重点：存贮器的功能，结构及典型应用。难点：用可编程逻辑技术及VHDL语言进行逻辑设计的方法。三、实践环节或相关课程16学时本课程配套实践教学环节：序号实验项目名称实验类型实验要求实验内容简介应达到的基本要求学时分配1组合电路实验综合必做组合电路芯片使用和简单组合逻辑电路的设计掌握一般组合逻辑电路的设计42时序电路实验综合必做时序电路芯片使用和N进制计数器的设计掌握N进制计数器的设计43EDA设计环境综合必做EDA设计环境操作步骤掌握EDA设计环境操作步骤44PLD表决器综合必做PLD表决器设计掌握PLD表决器的设计4本课程配套相关课程：数字逻辑课程设计（1周，20学时）四、课时分配序号章节内容理论环节时数实验时数其他环节1一数制与编码42二逻辑代数基础43三组合逻辑1044四同步时序逻辑1245五编程逻辑108合计4016总学分3.5总学时56五、建议教材与教学参考书序号书名编者出版社版本1数字逻辑（第二版）朱勇中国铁道出版社20132数字逻辑(第4版)欧阳星明华中科技大学出版社20093DigitalLogicApplicationsandDesignJohnM.YarbroughHYPERLI