第三章逻辑门电路(康华光)

第二章逻辑门电路3.1MOS逻辑门电路3.2

TTL逻辑门电路*3.3

射极耦合逻辑门电路*3.4

砷化镓逻辑门电路3.5

逻辑描述中的几个问题3.6

逻辑门电路使用中的几个实际问题*

3.7

用VerilogHDL描述逻辑门电路湖南科技大学教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。第二章逻辑门电路湖南科技大学3.1MOS逻辑门1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1

数字集成电路简介湖南科技大学1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介湖南科技大学3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

湖南科技大学VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.

噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

湖南科技大学类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

湖南科技大学4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.

延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示扇入数：取决于逻辑门的输入端的个数。6.

扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗湖南科技大学扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。湖南科技大学(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL

：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 湖南科技大学电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较湖南科技大学3.1.3

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT湖南科技大学MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：湖南科技大学3.1.4

CMOS

反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式逻辑真值表0110vi(A)vO(L)湖南科技大学2.电压传输特性和电流传输特性电压传输特性湖南科技大学3.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10ns。

带电容负载湖南科技大学A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10VN输入的与非门的电路?输入端增加有什么问题?3.1.5CMOS逻辑门湖南科技大学或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2VN输入的或非门的电路的结构?输入端增加有什么问题?湖南科技大学3.异或门电路=A⊙B湖南科技大学4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。湖南科技大学1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01湖南科技大学（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻湖南科技大学(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。湖南科技大学最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)湖南科技大学当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)

：

湖南科技大学2.三态(TSL)输出门电路10011截止导通111高阻

×0

输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门01湖南科技大学3.1.7CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路湖南科技大学2、CMOS传输门电路的工作原理设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V湖南科技大学

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN导通，TP导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时湖南科技大学传输门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开

L=YC=1传输门的应用湖南科技大学CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较湖南科技大学3.2TTL逻辑门3.2.1

BJT的开关特性iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路vI=0V时:iBibs

，iCics，vO＝VCE≈0.2V，c、e极之间近似于短路vI=5V时:湖南科技大学A.截止状态①.Je、Jc皆反偏，ib=0，ic=0②.VO=VCE=VCC-iCRC

VCC③.可靠截止条件：VBE

0V。

B.放大状态①.Je正偏,Jc反偏,iC=iB；②.VO=VCE=VCC–iCRC

，iC与iB增加VO减小。C.饱和状态①.Je正偏.Jc正偏；②.iB

=IBS=ICS/

；③.iC=ICS=(VCC–0.7V)/RCVCC/RC；④.VCES一般为0.1V~0.3V。三极管B-E和C-E之间相当于一个闭合的开关。1.BJT的开关条件湖南科技大学2.BJT的开关时间从截止到导通开通时间ton(=td+tr)从导通到截止关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。湖南科技大学

CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。3.2.2基本BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型TTL门电路。

湖南科技大学输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

3.2.3TTL反相器的基本电路1.电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度湖南科技大学2.TTL反相器的工作原理（逻辑关系、性能改善）

（1）当输入为低电平（I

=0.2V）T1深度饱和截止导通导通截止饱和低电平T4D4T3T2T1输入高电平输出T2、

T3截止，T4、D导通湖南科技大学（2）当输入为高电平（I=3.6V）T2、T3饱和导通T1:倒置的放大状态T4和D截止使输出为低电平.vO=vC3=VCES3=0.2V湖南科技大学输入A输出L0110逻辑真值表

逻辑表达式

L=A

饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T3T2T1输入湖南科技大学1.TTL与非门电路多发射极BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL逻辑门电路湖南科技大学2.TTL与非门电路的工作原理

任一输入端为低电平时:TTL与非门各级工作状态IT1T2T4T5O输入全为高电平(3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）输入有低电平(0.2V)深饱和截止放大截止高电平（3.6V）当全部输入端为高电平时：输出低电平输出高电平

湖南科技大学2.TTL或非门

若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。逻辑表达式湖南科技大学vOHvOL输出为低电平的逻辑门输出级的损坏3.2.5集电极开路门和三态门电路1.集电极开路门电路湖南科技大学a）集电极开路与非门电路b）使用时的外电路连接C）逻辑功能L=ABOC门输出端连接实现线与VCC湖南科技大学2.三态与非门(TSL)

当EN=3.6V时CS数据输入端输出端LAB10010111011100三态与非门真值表湖南科技大学3.6

逻辑门电路使用中的几个实际问题3.6.1

各种门电路之间的接口问题3.6.2

门电路带负载时的接口问题湖南科技大学1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）。3.6.1

各种门电路之间的接口问题湖南科技大学vOvI驱动门

负载门1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

负载器件所要求的输入电压VOH(min)≥VIH(min)VOL(max)≤VIL(max)湖南科技大学灌电流IILIOLIIL拉电流IIHIOHIIH10111…1n个01110…1n个对负载器件提供足够大的拉电流和灌电流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)湖南科技大学

两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总）湖南科技大学2、CMOS门驱动TTL门VOH（min)=4.9VVOL(max)=0.1VTTL门（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)带拉电流负载输出、输入电压带灌电流负载?CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)湖南科技大学例用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH（min)=3.84VVOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2VVIL(max)=0.8V&111…CMOS门74系列74LS系列74LS系列IIL（max)=-0.4mAIIH（max)=0.02mAVOH(min)≥VIH(min)VOL(max)≤VIL(max)湖南科技大学总的输入电流:

IIL(total)=1.6mA+60.4mA=4mA灌电流情况

拉电流情况74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流:IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111…CMOS门

74系列74LS系列湖南科技大学3.TTL门驱动CMOS门(如74HC）CMOS（74HC）：VIH