DSP原理及应用31收集资料课件

TMS320C54xDSP

结构、原理及应用孔莹莹yayako_zy@蛇溢台琶单汐沛奋但错哇脚概市策栗糜卤颠趟吕狠荫麓耳痈聪发纪啪愧纪DSP原理及应用31DSP原理及应用31TMS320C54xDSP

结构、原理及应用孔莹莹ya1§1.9在片外围电路通用I/O引脚：XF和BIO定时器时钟发生器主机接口('C542、'C545和'C548)软件可编程等待状态发生器可编程分区开关串行口萨矩嗽低某逝悸艺卸它蔼勿吃邑檄字丑写捆杖蚌廖慕剁溪谤堵盅兑漠嗽伺DSP原理及应用31DSP原理及应用31Dspsl§1.9在片外围电路通用I/O引脚：XF和BIO萨矩嗽低2§1.9.1通用I/O引脚受软件控制的专用引脚：BIO和XFBIO引脚用法举例：XC2，NBIOBIO为低，执行后面1条双字或2条单字指令XF引脚用法举例：SSBX XFRSBX XF抚忌呸电缓肢撕诫揩嗅单洛越滨齐屯弗核租脯指鼠狂阳蜂巫汀喊茸姆雀肺DSP原理及应用31DSP原理及应用31Dspsl§1.9.1通用I/O引脚受软件控制的专用引脚：BIO3§1.9.2定时器PRD:周期寄存器TIM:定时寄存器（-1计数器）TCR:定时器控制寄存器TDDR:定时器分频系数寄存器PSC：定时器预先定标计数器3个寄存器均是存储器映像寄存器图1－33片内定时器方框图盼榆棒限葬腕恐渐庐田悲偷溪亚更勉舶仅执蛹垣圣荒悉和挝琶屡芜仰材柳DSP原理及应用31DSP原理及应用31Dspsl§1.9.2定时器PRD:周期寄存器盼榆棒限葬腕恐渐4定时器控制寄存器（TCR）(TCR)中包含有定时器的控制位和状态位发卸骨彻喝曾绵杖茧舵发夺铁督军褂舒夜旁酗啃宫卵渊倘枪搞筒噎幕洪曰DSP原理及应用31DSP原理及应用31Dspsl定时器控制寄存器（TCR）(TCR)中包含有定时器的控制位和5定时器控制寄存器（TCR）访烘嗅谊捉解膝钩波区魁见班狼币擒腮炸函海旗乎兢快涌贡伏映苯彤凰瓮DSP原理及应用31DSP原理及应用31Dspsl定时器控制寄存器（TCR）访烘嗅谊捉解膝钩波区魁见班狼币擒腮6定时中断的周期CLKOUT×（TDDR＋1）×（PRD＋1）其中：CLKOUT－时钟周期TDDR－定时器分频系数PRD－定时器时间常数豌仇疮挣姓孔倘塞毁你磺萝茬柄阔酮搽掇赵嚏坷沮墙蜜碎亦榨房禾下待勉DSP原理及应用31DSP原理及应用31Dspsl定时中断的周期CLKOUT×（TDDR＋1）×（PRD＋1）7定时器的用法关闭定时器：只要将TCR的TSS位置1，切断时钟输入，定时器停止工作，减小功耗定时器初始化：（1）将TCR的TSS位置1（关闭定时器）（2）加载PRD（3）加载TCR（使TDDR初始化，令TSS位为0，TRB位置1），启动定时器开放定时中断：（1）将IFR中的TINT位置1，清除尚未处理完的定时器中断（2）将IMR中的TINT位置1，开放定时中断（3）将ST1中的INTM位清0，从整体上开放中断复位时:TIM和PRD都置成FFFFh，定时器的分频系数（TCR和TDDR位）清0，定时器开始工作谢砒胡板娱贱诧辩呵狠恭丁蕊课温善逸芯显剧苇习投喝昆炽田络匆既乓衷DSP原理及应用31DSP原理及应用31Dspsl定时器的用法关闭定时器：谢砒胡板娱贱诧辩呵狠恭丁蕊课温善逸芯8§1.9.3时钟发生器组成：内部振荡器和锁相环（PLL）电路两部分参考时钟：方法1：外接晶体方法2：外部时钟信号由引脚X2/CLKIN输入（X1空着）调橙卞咒毙荧箕慌讫蹭瑚耍乏犯郭付斗膘叼酷裁蚀樟芦锅阎赂坏恭裹配锚DSP原理及应用31DSP原理及应用31Dspsl§1.9.3时钟发生器组成：内部振荡器和锁相环（PLL）9PLL兼有频率放大和信号提纯的功能。外部频率源的频率可以比CPU机器周期CLKOUT速率低。C54X两种形式PLL：硬件配置的PLL（‘C541、‘C542、‘C543、‘C545和‘C546）软件可编程PLL（‘C545A，‘C546A和‘C548）‘C54xPLL的配置形式歼芝滞哄桥甚禾筹迁凹耻析猪痞惹德诱曰咳佃爽吱饶珠着刻坛纵鹰朝猿床DSP原理及应用31DSP原理及应用31DspslPLL兼有频率放大和信号提纯的功能。外部频率源的频率可以比C10不用PLL：CPU时钟频率＝0.5×（外部时钟或内部振荡器频率）利用PLL：CPU时钟频率＝N×（外部时钟或内部振荡器频率）表1－30时钟方式的配置方法够扳旗帘崭赛梳蛔异渤贬梳贫苛浸彝半芽靖覆执潘牵按托猾调对闪道扩样DSP原理及应用31DSP原理及应用31Dspsl不用PLL：CPU时钟频率＝0.5×（外部时钟或内11软件可编程PLL对时钟方式寄存器（CLKMD）进行编程，可以：(1)提供各种时钟乘法器系数(2)控制PLL的通和断(3)控制时钟发生器的工作方式(4)自动延迟定时，直到PLL锁定时钟发生器的工作方式：(1)PLL方式:输入时钟（CLKIN）×（0.25~15）(2)DIV(分频器)方式:输入时钟（CLKIN÷2或4)慨最尹岗囚诡冻从副阮嚏建苫挞大误矩采碑娟秽姆死可关捶芒管萧拐捍匿DSP原理及应用31DSP原理及应用31Dspsl软件可编程PLL对时钟方式寄存器（CLKMD）进行编程，可以12表1－28复位时设置的时钟方式绰轮掂莽蓄牛公兰雍涎我苛缴莎噪抹冯纯宇徽触肋玫酷鸣漱笼仲肢糕崩叮DSP原理及应用31DSP原理及应用31Dspsl表1－28复位时设置的时钟方式绰轮掂莽蓄牛公兰雍涎我苛缴13时钟方式寄存器(CLKMD)各位的定义表1-32时钟方式寄存器(CLKMD)各位段的功能继咽专括状楞村噎丙墅笛沙蜒捐琴盆悠舰菌饲咆暗乒梅憨狮食屿修韧娃媚DSP原理及应用31DSP原理及应用31Dspsl时钟方式寄存器(CLKMD)各位的定义表1-32时钟方式14表1-32时钟方式寄存器(CLKMD)各位段的功能宿秀筐唯汗劣娜芍矮男账翅迷蜂酱梭窜坯岭仪甲星蚊黄挨论迭炼骗革丧挺DSP原理及应用31DSP原理及应用31Dspsl表1-32时钟方式寄存器(CLKMD)各位段的功能宿秀筐15表1-33PLL的乘系数钦莉鱼捣供仿赦窄弘私桅彤方揪扦位焰谐杖木缘骏烯邱辅丘缴家鸦素巾蚀DSP原理及应用31DSP原理及应用31Dspsl表1-33PLL的乘系数钦莉鱼捣供仿赦窄弘私桅彤方揪扦16PLL锁定问题在PLL锁定之前不能作为C54x的时钟PLLCOUNT数值（0~255）16个输入时钟（CLKIN）锁定延迟时间的设定可以从0~255×16×CLKINPLL与CLKOUT如P78图1-28有了锁定时间可以求出PLLCOUNT的数值：锦啮义凤荒坑酸惊绦葱瞒涨良巨亡知票腆凄姿隅汽标旬载羽摊颓肢弥居衬DSP原理及应用31DSP原理及应用31DspslPLL锁定问题在PLL锁定之前不能作为C54x的时钟锦啮义凤17时钟发生器举例从DIV方式转到PLL×3，已知CLKIN=13MHZ，可以求得PLLCOUNT=41（10进制）查图，指令如下:STM#0010000101001111b,CLKMD分析：PLLMUL=0010，PLLDIV=0,PLLNDIV=1系数为3PLLON/OFF=1，PLL工作PLLCOUNT为8位=00101001，十进制41阑中滞膜能蠕军巨碌彤鲍壳谰蕴溉戳什盆欣肥拆涧扭薄晤串喧浇又齿痞雪DSP原理及应用31DSP原理及应用31Dspsl时钟发生器举例从DIV方式转到PLL×3，已知CLKIN=118§1.9.4主机接口（HPI）仅‘C542，‘C545和‘C548片内有HPIHPI是一个8位并行口，‘C54ｘ与主处理器接口，主机通过它来直接访问存储空间。暮脖蕾勋奔巢慰遗忽棠键陪逊曳涸印案殴烛钳住囱爷胖提巨教险吐讲挖彝DSP原理及应用31DSP原理及应用31Dspsl§1.9.4主机接口（HPI）仅‘C542，‘C54519HPI的组成HPI数据锁存器(HPID)HPI控制寄存器(HPIC)HPI存储器（DARAM）HPI地址寄存器(HPIA)HPI控制逻辑困费腺榔秸考尧厌探胖返试漫炮牌烂遁措症溪狐诫蚕虽霓萌不怀儡搽察淫DSP原理及应用31DSP原理及应用31DspslHPI的组成HPI数据锁存器(HPID)困费腺榔秸考尧厌探胖20HPI的组成HPI存储器（DARAM）用于C54x与主机之间传送数据，也可以作为程序RAMHPIA只能由主机直接访问，存放HPI寻址存储单元地址HPID只能由主机直接访问，读操作数HPICC54x与主机直接访问，在C54x中映像数据存储器地址002ChHPI控制逻辑：HPI与主机接口信号担档预题氖怀域命豁丑轧俭谨坷筑疤磁胜疚型贞攒砖荚定霉厅碍凸隐逝脱DSP原理及应用31DSP原理及应用31DspslHPI的组成HPI存储器（DARAM）担档预题氖怀域命豁丑轧21具有：高速全双工串行口用于：与其它‘C54x器件、编码解码器、串行A/D等直接接口‘C54x串行口的三种形式：(1)标准同步串行口（SP）(2)缓冲串行口（BSP）(3)时分多路串行口（TDM）串行口可以工作在任意低的时钟频率上§1.10‘C54ｘ串行口里诚甘软摆窄尺痈阮肤蔫苇狙吉褥性才腐办姐箩憨斌宝聚匡葛稗产碘敌反DSP原理及应用31DSP原理及应用31Dspsl具有：高速全双工串行口§1.10‘C54ｘ串行口里诚甘22§1.10.1串行口的概述衅炽铃鬼猛李倪聪赂威傈酱局肠溯汽氓慧侠容局惧脸登衍阁铣项搀襟刹叼DSP原理及应用31DSP原理及应用31Dspsl§1.10.1串行口的概述衅炽铃鬼猛李倪聪赂威傈酱局肠23SP标准同步串行口2个MMR：发送数据寄存器（DXR）接受数据寄存器（DRR）每个串行口都有相关的时钟、帧同步脉冲及串行口移位寄存器串行数据可按8位字节或16位字转换收发数据操作时，产生可屏蔽收发中断：RINT和XINT软件管理串行口数据传送串行口是双缓冲的最高时钟频率＝CLKOUT/4（若CLKOUT周期为25ns时串行口数据传送速率为10Mbit/s）运教课水嫂瑞哨习拎袱泪坊禾器揍妆列腰亦甭诈光区甘潮曼蜘恋亥扶蚤调DSP原理及应用31DSP原理及应用31DspslSP标准同步串行口2个MMR：运教课水嫂瑞哨习拎袱泪坊禾器揍24§1.10.2标准串行口的组成数据发送寄存器发送移位寄存器数据接收寄存器接收移位寄存器成垃响肩沈蠢挛汤涵许唬噶弛添毛涟湛犬抹式意吉砖侮今申掷骚抚北澄阂DSP原理及应用31DSP原理及应用31Dspsl§1.10.2标准串行口的组成数据发送寄存器发送移位寄存25标准串行口的组成DRR－16位数据接收寄存器DXR－16位数据发送寄存器RSR－接收移位寄存器XSR－发送移位寄存器控制电路砾凯诱胁靡兆爽烬吟密逻岗擞帐蓖概岭甩僳躁碧忌喀京苔奖拜茬碗铝饶怠DSP原理及应用31DSP原理及应用31Dspsl标准串行口的组成DRR－16位数据接收寄存器砾凯诱胁靡兆爽烬26串行口引脚定义颊钓良欢搬恰娟岗娥厅丹侩往仅墩哆技搭蕴噬溪毒宝窥骑逢时一妨段置菜DSP原理及应用31DSP原理及应用31Dspsl串行口引脚定义颊钓良欢搬恰娟岗娥厅丹侩往仅墩哆技搭蕴噬溪毒宝27串行口传送数据的一种接法砒帅势蒜芳伐姚袜颇嚼灸爱溜芍槐虑层汐窘话滴嚷组垃刃肇颁钞赵娠苇馈DSP原理及应用31DSP原理及应用31Dspsl串行口传送数据的一种接法砒帅势蒜芳伐姚袜颇嚼灸爱溜芍槐虑层汐28在FSR和CLKR作用下，来自DR引脚的数据移位至RSR当RSR满一个字时，就复制到DRR一旦RSR复制到DRR后，就产生串行口接收中断，通知CPU从DRR中读取数据串行口接收数据过程喜媳代喜漱亲驹腥祸凛卑淹言邪朔沛仇怖坎妒沟潜北丘循接柄融娇街弟娜DSP原理及应用31DSP原理及应用31Dspsl在FSR和CLKR作用下，来自DR引脚的数据移位至RSR串行29串行口发送数据过程将要发送的数据写到DXR若XSR空（上一个字已串行传送到DX引脚），则将DXR复制到XSR在FSX和CLKX作用下，将XSR中的数据移到DX引脚输出一旦DXR中的数据复制到XSR后，就产生串行口发送中断XINT，通知CPU将新数据加载到DXR殃装很还巢肤陷囤裂蛛跪坷容奉仕愧迟拇蟹尹膏灭某净浚婪囤吸哭欺镣禽DSP原理及应用31DSP原理及应用31Dspsl串行口发送数据过程将要发送的数据写到DXR殃装很还巢肤陷囤裂30BSP是在标准同步串行口的基础上增加了一个自动缓冲单元（ABU），是一种增强型标准串行口ABU有独立于CPU的专用总线，可允许串行口直接读写‘C54ｘ的内部存储器处理事务的开销最省，数据率较高BSP有两种工作方式：（1）非缓冲方式（与标准串行口相同）（2）自动缓冲方式（串行口直接与‘C54ｘ内部存储器进行16位数据传送）缓冲串行口（BSP）

吗靡猛蔼威李凄吝蛀颊札爽顾皑沿假贪瘫帅久捶膝抨鞭舆缺践奈得唬蛮汞DSP原理及应用31DSP原理及应用31DspslBSP是在标准同步串行口的基础上增加了一个自动缓冲单元（AB31时分多路串行口（TDM）将时间分成若干子间隔，每个子间隔传送一个通信信息‘C54xTDM最多可以有8个TDM信道每个‘C54x可以用一个信道发送数据，一个或一个以上信道接收数据应用场合：多处理器通信TDM有两种工作方式：(1)非TDM方式（与标准串行口相同）(2)TDM方式隧辞赘罪蛆逻忿撬缆凡汁魂实苯狭辕踪惧塑授叔敲民幌巷全艇氛趴舞贯锤DSP原理及应用31DSP原理及应用31Dspsl时分多路串行口（TDM）将时间分成若干子间隔，每个子间隔传送32§1.11外部总线外部总线表明‘C54x具有很强的系统接口能力主要内容：(1)外部总线接口(2)外部总线操作的优先级别(3)等待状态发生器(4)分区转换逻辑(5)外部总线接口定时图(6)复位和IDLE3省电工作方式(7)保持方式奔试获侮素姆碰浑杂涅挽励蚂仿喻傀衫匠风根差腊迄佰丙砚栋姆渔澄是澡DSP原理及应用31DSP原理及应用31Dspsl§1.11外部总线外部总线表明‘C54x具有很强的系统33§1.11.1外部总线接口秆却譬缺阶姻扛狙现荐翅刑血际叔贿赞证检铲具矩毁臆局栓楚艘睡就习内DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口秆却譬缺阶姻扛狙现荐翅刑血34外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效淮奏焕服哪迫挤抖灌博背气浊桨磷恫佃哗犬饯酷沏凉柑桩躬成篇丧万祝迄DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口淮奏焕服哪迫挤抖灌35§1.11.1外部总线接口改徽炸醛饯搪沈匿阁坊溅充凡伦捞绷帝忙宗啮女围檀麻牛涩鸦券徽捐龋梭DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口改徽炸醛饯搪沈匿阁坊溅充凡36外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效琢涪舅妥净统迹褒提泵婿酿袄仙虹谎馏擦兹咯姬沃牌夜婆兵捉波颐挨式稼DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口琢涪舅妥净统迹褒提37外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效状稳洲坠基茬爹稼醚殷塘默妖蜜谅馈委凭墒货黎丧航睁才漂辽虞塑屈睹养DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口状稳洲坠基茬爹稼醚38§1.11.1外部总线接口脓座峻芝更铭掏乙弊痞泄瓶瑚娶芽停浙牟贱脓姥账怔斩围兆虚倒眠退菌孵DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口脓座峻芝更铭掏乙弊痞泄瓶瑚39外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效顾剥轴釜毕杉浆烤啄宏蜡腐聘塑釜颂激赶争骇杨趴叼漳蝗曼巳猫跪菱自御DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口顾剥轴釜毕杉浆烤啄40§1.11.2外部总线优先级别的由来‘C54x片内多总线结构，可以单周期内同时寻址多个总线；外部总线仅一组，每个机器周期只能寻址一次；若一个周期内，对外部存储器寻址2次（一次取指，一次取操作数），就会发生流水线冲突‘C54x已规定流水线各阶段操作的优先级别，自动缓解上述流水线冲突问题。媳旨泽郡挡兆弱板伎倦射硝女骇闹彻召披肄虑鄙倚明驴砚苦供绩卡顽染恼DSP原理及应用31DSP原理及应用31Dspsl§1.11.2外部总线优先级别的由来‘C54x片内多41外部总线操作的优先级别假设一个周期内要对外部总线进行：1次取指，2次读，1次写操作数据寻址比取指有较高的优先权催伞睛疫样纬液儡所割非瘪凰齐凿襄约李凰蛛唁鸦将脯诗策斥锯申眺忙苇DSP原理及应用31DSP原理及应用31Dspsl外部总线操作的优先级别催伞睛疫样纬液儡所割非瘪凰齐凿襄约李凰42控制总线工作两个部件等待状态发生器分区开关逻辑电路MMR的等待状态寄存器（SWWSR）0028hMMR的分区开关控制寄存器（BSCR）控制0029h广肯痹床邵凑忘贸铱调一忽洽倔赐闲皆株黔某遮踞达染揪讶峻扎廖裕范潮DSP原理及应用31DSP原理及应用31Dspsl控制总线工作两个部件等待状态发生器广肯痹床邵凑忘贸铱调一忽洽43§1.11.3 等待状态发生器目的：与慢速存储器或I/O设备接口产生等待状态的两种方法：（1）软件可编程等待状态发生器最多可使外部总线周期延长7个T（2）软件和硬件混合产生等待状态(第六章中介绍）担恢易蕉灼滞晴牟故挫森啥这废停茧肘到演憨物肃挑呆阂衰整芒捆砂筐名DSP原理及应用31DSP原理及应用31Dspsl§1.11.3 等待状态发生器目的：与慢速存储器或I/O设44软件等待状态寄存器（SWWSR）每位的定义床捏鹊矩筏膘满膜墙沟胶隐脯雨癌琐句朴糠亥藩阴脏剖刨签群瑞窖氏贾签DSP原理及应用31DSP原理及应用31Dspsl软件等待状态寄存器（SWWSR）每位的定义床捏鹊矩筏膘满膜墙45表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘C548）

浆骆奎柿辈倍利灿扑骨馁花炽格脐藤盆旗割弊辗踩古撩镰镇桨擎心舍戊胃DSP原理及应用31DSP原理及应用31Dspsl表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘46表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘C548）律梯篮煎擂鹿朋雁猴朗疡郝俄纂访协蚂蛛穗直械箩丝幅砒励坷磊读沦晃钮DSP原理及应用31DSP原理及应用31Dspsl表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘47软件等待状态寄存器（SWWSR）的用法用法： STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001，将在寻址I/O空间时插入2T，寻址程序空间时插入1T，寻址数据空间时不插入等待状态。牙乡豫蔽佣邵雷署趣几阵彤苛衫济涌嗜衙潘蔽曾舶穗肛塑追芳雏寝局菱堆DSP原理及应用31DSP原理及应用31Dspsl软件等待状态寄存器（SWWSR）的用法用法：牙乡豫蔽佣邵雷署48§1.11.4分区转换逻辑可编程分区转换逻辑的功能：当‘C54x在外部存储器分区之间切换时，不需要外部为存储器插等待状态，分区转换逻辑会自动插入一个T。分区转换控制寄存器（BSCR）骄正徒及邦舰阎霖丹梳寇的简昔程驳斡雅训雅柬孤炸担搁僚蓖点吨鼠湃吃DSP原理及应用31DSP原理及应用31Dspsl§1.11.4分区转换逻辑可编程分区转换逻辑的功能：骄正49表1-53分区转换控制寄存器(BSCR)各位段的功能(1)维辜挺枉泛局筷练玩司边方垃富泣姻外穷佯划毙烽粗寄等惦丸莫柱于烟镜DSP原理及应用31DSP原理及应用31Dspsl表1-53分区转换控制寄存器(BSCR)各位段的功能(150表1-53分区转换控制寄存器(BSCR)各位段的功能(2)一般均为0，很少用外部存储时置1浪砚汾荔掠灰缕佛酗淡效饵废阴粥蛔迭巨哇芬肮匠谬稍亭孝级苛获你脱躁DSP原理及应用31DSP原理及应用31Dspsl表1-53分区转换控制寄存器(BSCR)各位段的功能(251自动插入一个附加周期一次程度存储器读操作后紧跟对不同存储器分区另一次程序读或数据存储器读操作。当PS~DS位置1时，一次程序存储器读操作后紧跟一次数据存储器读。扩展外部程序存储器芯片一次程序存储器读后，紧跟对不同页进行另一次程序存储器读。一次数据存储器读操作后，紧跟一个不同存储器分区进行另一次程序存储器或数据存储器读。当PS-DS位置1，一次数据存储器读操作之后，紧跟一次程序存储器读操作。掩副般儒轩追宰湘喀撵陕德伞姜肝般懦严仁贿太热斑瘪瞬涩秃盼抿拧拘木DSP原理及应用31DSP原理及应用31Dspsl自动插入一个附加周期一次程度存储器读操作后紧跟对不同存储器分52访问外部存储空间或I/O空间的时序图。一个CLKOUT周期的定义：从一个下降沿到下一个下降沿。接口定时图的作用：（1）了解一条指令执行的机器周期数。例如：存储器写 2TI/O读或写 2T存储器读 1T（2）选配外部存储器芯片或I/O器件。§1.11.5外部总线接口定时图（继续）曰体图贷勿逞弯禁滋溃阴赘事扮蛹怀羌娩纸雌策爵发丸淖斌诚拢妓才荒餐DSP原理及应用31DSP原理及应用31Dspsl访问外部存储空间或I/O空间的时序图。§1.11.5外53定时图举例：存储器读－读－写操作定时图1、在一个存储器分区中来回读，只要一个T2、写2T3、读后写或者写后读多花半个周期低电平有效，至少1周期在存储器写操作前后地址变化在上升沿与地址变化同时捧账杠班俊殖弄耻裙箍呵畅淹佬逛脆若交臣鹏坡末墓么旧希垫腑巷如感吝DSP原理及应用31DSP原理及应用31Dspsl定时图举例：存储器读－读－写操作定时图1、在一个存储器分区中54I/O寻址定时图1、I/O读写均2T2、若前一步为存储器寻址，地址变化为上升沿持续一个周期悦顶焊概蘑肚迫鸯任灾室故筛蕉恩卖壳缓龟燥章惊紧巢辣叭根缕典愧渣肛DSP原理及应用31DSP原理及应用31DspslI/O寻址定时图1、I/O读写均2T持续一个周期悦顶焊概蘑肚55‘C54x复位后的总线状态RS变为低电平后4个机器周期，PS、MSTRB和IAQ均变成高电平。RS变为低电平后5个机器周期，R/W变为高电平，数据总线变为高阻状态，地址总线上为FF80h。同时，器件内部也进入复位状态。当RS结束(变成高电平)后的外部总线状态为:RS变成高电平后5个机器周期，PS变成低电平。RS变成高电平后6个机器周期，MSTRB和IACK变成低电平。再经过一个半周期之后，CPU准备读数并进入正常工作状态。§1.11.6复位和IDLE3省电工作方式抒爪侠园沃晕箱优肘宗编嘶慈蛮殷贺心祷话左促轨谈驻沿勤肌札颁帜饮俭DSP原理及应用31DSP原理及应用31Dspsl‘C54x复位后的总线状态§1.11.6复位和IDLE56外部总线复位定时图持续2T持续4T持续5T高电平后5T高电平后6T蛹寝坞趴汤析浴谱壮奠摘膨顺酶穗甩责付曙林铀柬谆闺海巍拒碗五种技渗DSP原理及应用31DSP原理及应用31Dspsl外部总线复位定时图持续2T持续4T持续5T高电平后5T高电平57“唤醒”IDLE3省电方式CPU执行IDLE3指令，PLL完全停止工作，功耗降低利用外部中断（INTn、NMI和RS）结束IDLE3省电工作方式“唤醒”IDLE3的时间-----从退出IDLE3省电工作方式、并重新启动PLL到锁定相位的时间（CPU才能重新恢复工作）根据PLL乘系数值和锁定时间、时钟周期求得减法计数器起始值，并用软件方法修改时钟方式寄存器（CLKMD）（参见1.9.3）用复位方式“唤醒”IDLE3,不需要用减法计数器。祭巳瀑踌苔派馏乞郎澈晦混掳鹤岗帛幻哪谱赂渺愿猛骗订稚遥寝搀涨叫仟DSP原理及应用31DSP原理及应用31Dspsl“唤醒”IDLE3省电方式CPU执行IDLE3指令，PLL完58IDLE3“唤醒”定时图外部中断结束RS大于PLL时间茁郸坎火逐挝危浸黔连绍缓务解丧轧胳邯较嘻汐拢韩樱批写惩侣绸灰邑各DSP原理及应用31DSP原理及应用31DspslIDLE3“唤醒”定时图外部中断结束RS大于PLL时间茁郸坎59‘C54x的HOLD和HOLDA信号允许外部设备控制处理器片外的程序、数据和I/O空间，以进行DMA操作保持方式过程:（1）HOLD（输入信号）低电平有效。（2）经3个T后，HOLDA（输出）低电平有效（3）外部接口信号均呈高阻状态，‘C54x进入保持状态（4）外部设备对‘C54x片外程序、数据和I/O空间进行DMA操作§1.11.6保持方式贞胡蔚瑟咎加饭稗旨多广枣仅拔付创右澄漾嚎间掩调讹演侵劣说乙锐赴援DSP原理及应用31DSP原理及应用31Dspsl‘C54x的HOLD和HOLDA信号允许外部设备控制处理器60保持方式定时图（HM＝0）3T粳赊兑小帮狙蛹巧捅烧视温洋染饺串锈海谎示阎炮侗街毡矗牧妙竞谢韵寿DSP原理及应用31DSP原理及应用31Dspsl保持方式定时图（HM＝0）3T粳赊兑小帮狙蛹巧捅烧视温洋染饺61两种保持方式ST1的HM＝1，正常保持方式当HOLD为低电平时，处理器停止执行程序ST1的HM＝0，并行DMA操作方式当HOLD为低电平时，处理器通过片内存储器（ROM或RAM）继续执行程序。仅当需寻址外部存储器时，才进入保持状态HM＝1时，不响应中断，中断请求信号挂起。HM＝0时，中断功能如常潭滩敝档目台庄愤钮勘绩忍干省膛懒赠御炉琶滨某汕殉钞腕赐卉确字迎墨DSP原理及应用31DSP原理及应用31Dspsl两种保持方式ST1的HM＝1，正常保持方式潭滩敝档目台庄62TMS320C54xDSP

结构、原理及应用孔莹莹yayako_zy@蛇溢台琶单汐沛奋但错哇脚概市策栗糜卤颠趟吕狠荫麓耳痈聪发纪啪愧纪DSP原理及应用31DSP原理及应用31TMS320C54xDSP

结构、原理及应用孔莹莹ya63§1.9在片外围电路通用I/O引脚：XF和BIO定时器时钟发生器主机接口('C542、'C545和'C548)软件可编程等待状态发生器可编程分区开关串行口萨矩嗽低某逝悸艺卸它蔼勿吃邑檄字丑写捆杖蚌廖慕剁溪谤堵盅兑漠嗽伺DSP原理及应用31DSP原理及应用31Dspsl§1.9在片外围电路通用I/O引脚：XF和BIO萨矩嗽低64§1.9.1通用I/O引脚受软件控制的专用引脚：BIO和XFBIO引脚用法举例：XC2，NBIOBIO为低，执行后面1条双字或2条单字指令XF引脚用法举例：SSBX XFRSBX XF抚忌呸电缓肢撕诫揩嗅单洛越滨齐屯弗核租脯指鼠狂阳蜂巫汀喊茸姆雀肺DSP原理及应用31DSP原理及应用31Dspsl§1.9.1通用I/O引脚受软件控制的专用引脚：BIO65§1.9.2定时器PRD:周期寄存器TIM:定时寄存器（-1计数器）TCR:定时器控制寄存器TDDR:定时器分频系数寄存器PSC：定时器预先定标计数器3个寄存器均是存储器映像寄存器图1－33片内定时器方框图盼榆棒限葬腕恐渐庐田悲偷溪亚更勉舶仅执蛹垣圣荒悉和挝琶屡芜仰材柳DSP原理及应用31DSP原理及应用31Dspsl§1.9.2定时器PRD:周期寄存器盼榆棒限葬腕恐渐66定时器控制寄存器（TCR）(TCR)中包含有定时器的控制位和状态位发卸骨彻喝曾绵杖茧舵发夺铁督军褂舒夜旁酗啃宫卵渊倘枪搞筒噎幕洪曰DSP原理及应用31DSP原理及应用31Dspsl定时器控制寄存器（TCR）(TCR)中包含有定时器的控制位和67定时器控制寄存器（TCR）访烘嗅谊捉解膝钩波区魁见班狼币擒腮炸函海旗乎兢快涌贡伏映苯彤凰瓮DSP原理及应用31DSP原理及应用31Dspsl定时器控制寄存器（TCR）访烘嗅谊捉解膝钩波区魁见班狼币擒腮68定时中断的周期CLKOUT×（TDDR＋1）×（PRD＋1）其中：CLKOUT－时钟周期TDDR－定时器分频系数PRD－定时器时间常数豌仇疮挣姓孔倘塞毁你磺萝茬柄阔酮搽掇赵嚏坷沮墙蜜碎亦榨房禾下待勉DSP原理及应用31DSP原理及应用31Dspsl定时中断的周期CLKOUT×（TDDR＋1）×（PRD＋1）69定时器的用法关闭定时器：只要将TCR的TSS位置1，切断时钟输入，定时器停止工作，减小功耗定时器初始化：（1）将TCR的TSS位置1（关闭定时器）（2）加载PRD（3）加载TCR（使TDDR初始化，令TSS位为0，TRB位置1），启动定时器开放定时中断：（1）将IFR中的TINT位置1，清除尚未处理完的定时器中断（2）将IMR中的TINT位置1，开放定时中断（3）将ST1中的INTM位清0，从整体上开放中断复位时:TIM和PRD都置成FFFFh，定时器的分频系数（TCR和TDDR位）清0，定时器开始工作谢砒胡板娱贱诧辩呵狠恭丁蕊课温善逸芯显剧苇习投喝昆炽田络匆既乓衷DSP原理及应用31DSP原理及应用31Dspsl定时器的用法关闭定时器：谢砒胡板娱贱诧辩呵狠恭丁蕊课温善逸芯70§1.9.3时钟发生器组成：内部振荡器和锁相环（PLL）电路两部分参考时钟：方法1：外接晶体方法2：外部时钟信号由引脚X2/CLKIN输入（X1空着）调橙卞咒毙荧箕慌讫蹭瑚耍乏犯郭付斗膘叼酷裁蚀樟芦锅阎赂坏恭裹配锚DSP原理及应用31DSP原理及应用31Dspsl§1.9.3时钟发生器组成：内部振荡器和锁相环（PLL）71PLL兼有频率放大和信号提纯的功能。外部频率源的频率可以比CPU机器周期CLKOUT速率低。C54X两种形式PLL：硬件配置的PLL（‘C541、‘C542、‘C543、‘C545和‘C546）软件可编程PLL（‘C545A，‘C546A和‘C548）‘C54xPLL的配置形式歼芝滞哄桥甚禾筹迁凹耻析猪痞惹德诱曰咳佃爽吱饶珠着刻坛纵鹰朝猿床DSP原理及应用31DSP原理及应用31DspslPLL兼有频率放大和信号提纯的功能。外部频率源的频率可以比C72不用PLL：CPU时钟频率＝0.5×（外部时钟或内部振荡器频率）利用PLL：CPU时钟频率＝N×（外部时钟或内部振荡器频率）表1－30时钟方式的配置方法够扳旗帘崭赛梳蛔异渤贬梳贫苛浸彝半芽靖覆执潘牵按托猾调对闪道扩样DSP原理及应用31DSP原理及应用31Dspsl不用PLL：CPU时钟频率＝0.5×（外部时钟或内73软件可编程PLL对时钟方式寄存器（CLKMD）进行编程，可以：(1)提供各种时钟乘法器系数(2)控制PLL的通和断(3)控制时钟发生器的工作方式(4)自动延迟定时，直到PLL锁定时钟发生器的工作方式：(1)PLL方式:输入时钟（CLKIN）×（0.25~15）(2)DIV(分频器)方式:输入时钟（CLKIN÷2或4)慨最尹岗囚诡冻从副阮嚏建苫挞大误矩采碑娟秽姆死可关捶芒管萧拐捍匿DSP原理及应用31DSP原理及应用31Dspsl软件可编程PLL对时钟方式寄存器（CLKMD）进行编程，可以74表1－28复位时设置的时钟方式绰轮掂莽蓄牛公兰雍涎我苛缴莎噪抹冯纯宇徽触肋玫酷鸣漱笼仲肢糕崩叮DSP原理及应用31DSP原理及应用31Dspsl表1－28复位时设置的时钟方式绰轮掂莽蓄牛公兰雍涎我苛缴75时钟方式寄存器(CLKMD)各位的定义表1-32时钟方式寄存器(CLKMD)各位段的功能继咽专括状楞村噎丙墅笛沙蜒捐琴盆悠舰菌饲咆暗乒梅憨狮食屿修韧娃媚DSP原理及应用31DSP原理及应用31Dspsl时钟方式寄存器(CLKMD)各位的定义表1-32时钟方式76表1-32时钟方式寄存器(CLKMD)各位段的功能宿秀筐唯汗劣娜芍矮男账翅迷蜂酱梭窜坯岭仪甲星蚊黄挨论迭炼骗革丧挺DSP原理及应用31DSP原理及应用31Dspsl表1-32时钟方式寄存器(CLKMD)各位段的功能宿秀筐77表1-33PLL的乘系数钦莉鱼捣供仿赦窄弘私桅彤方揪扦位焰谐杖木缘骏烯邱辅丘缴家鸦素巾蚀DSP原理及应用31DSP原理及应用31Dspsl表1-33PLL的乘系数钦莉鱼捣供仿赦窄弘私桅彤方揪扦78PLL锁定问题在PLL锁定之前不能作为C54x的时钟PLLCOUNT数值（0~255）16个输入时钟（CLKIN）锁定延迟时间的设定可以从0~255×16×CLKINPLL与CLKOUT如P78图1-28有了锁定时间可以求出PLLCOUNT的数值：锦啮义凤荒坑酸惊绦葱瞒涨良巨亡知票腆凄姿隅汽标旬载羽摊颓肢弥居衬DSP原理及应用31DSP原理及应用31DspslPLL锁定问题在PLL锁定之前不能作为C54x的时钟锦啮义凤79时钟发生器举例从DIV方式转到PLL×3，已知CLKIN=13MHZ，可以求得PLLCOUNT=41（10进制）查图，指令如下:STM#0010000101001111b,CLKMD分析：PLLMUL=0010，PLLDIV=0,PLLNDIV=1系数为3PLLON/OFF=1，PLL工作PLLCOUNT为8位=00101001，十进制41阑中滞膜能蠕军巨碌彤鲍壳谰蕴溉戳什盆欣肥拆涧扭薄晤串喧浇又齿痞雪DSP原理及应用31DSP原理及应用31Dspsl时钟发生器举例从DIV方式转到PLL×3，已知CLKIN=180§1.9.4主机接口（HPI）仅‘C542，‘C545和‘C548片内有HPIHPI是一个8位并行口，‘C54ｘ与主处理器接口，主机通过它来直接访问存储空间。暮脖蕾勋奔巢慰遗忽棠键陪逊曳涸印案殴烛钳住囱爷胖提巨教险吐讲挖彝DSP原理及应用31DSP原理及应用31Dspsl§1.9.4主机接口（HPI）仅‘C542，‘C54581HPI的组成HPI数据锁存器(HPID)HPI控制寄存器(HPIC)HPI存储器（DARAM）HPI地址寄存器(HPIA)HPI控制逻辑困费腺榔秸考尧厌探胖返试漫炮牌烂遁措症溪狐诫蚕虽霓萌不怀儡搽察淫DSP原理及应用31DSP原理及应用31DspslHPI的组成HPI数据锁存器(HPID)困费腺榔秸考尧厌探胖82HPI的组成HPI存储器（DARAM）用于C54x与主机之间传送数据，也可以作为程序RAMHPIA只能由主机直接访问，存放HPI寻址存储单元地址HPID只能由主机直接访问，读操作数HPICC54x与主机直接访问，在C54x中映像数据存储器地址002ChHPI控制逻辑：HPI与主机接口信号担档预题氖怀域命豁丑轧俭谨坷筑疤磁胜疚型贞攒砖荚定霉厅碍凸隐逝脱DSP原理及应用31DSP原理及应用31DspslHPI的组成HPI存储器（DARAM）担档预题氖怀域命豁丑轧83具有：高速全双工串行口用于：与其它‘C54x器件、编码解码器、串行A/D等直接接口‘C54x串行口的三种形式：(1)标准同步串行口（SP）(2)缓冲串行口（BSP）(3)时分多路串行口（TDM）串行口可以工作在任意低的时钟频率上§1.10‘C54ｘ串行口里诚甘软摆窄尺痈阮肤蔫苇狙吉褥性才腐办姐箩憨斌宝聚匡葛稗产碘敌反DSP原理及应用31DSP原理及应用31Dspsl具有：高速全双工串行口§1.10‘C54ｘ串行口里诚甘84§1.10.1串行口的概述衅炽铃鬼猛李倪聪赂威傈酱局肠溯汽氓慧侠容局惧脸登衍阁铣项搀襟刹叼DSP原理及应用31DSP原理及应用31Dspsl§1.10.1串行口的概述衅炽铃鬼猛李倪聪赂威傈酱局肠85SP标准同步串行口2个MMR：发送数据寄存器（DXR）接受数据寄存器（DRR）每个串行口都有相关的时钟、帧同步脉冲及串行口移位寄存器串行数据可按8位字节或16位字转换收发数据操作时，产生可屏蔽收发中断：RINT和XINT软件管理串行口数据传送串行口是双缓冲的最高时钟频率＝CLKOUT/4（若CLKOUT周期为25ns时串行口数据传送速率为10Mbit/s）运教课水嫂瑞哨习拎袱泪坊禾器揍妆列腰亦甭诈光区甘潮曼蜘恋亥扶蚤调DSP原理及应用31DSP原理及应用31DspslSP标准同步串行口2个MMR：运教课水嫂瑞哨习拎袱泪坊禾器揍86§1.10.2标准串行口的组成数据发送寄存器发送移位寄存器数据接收寄存器接收移位寄存器成垃响肩沈蠢挛汤涵许唬噶弛添毛涟湛犬抹式意吉砖侮今申掷骚抚北澄阂DSP原理及应用31DSP原理及应用31Dspsl§1.10.2标准串行口的组成数据发送寄存器发送移位寄存87标准串行口的组成DRR－16位数据接收寄存器DXR－16位数据发送寄存器RSR－接收移位寄存器XSR－发送移位寄存器控制电路砾凯诱胁靡兆爽烬吟密逻岗擞帐蓖概岭甩僳躁碧忌喀京苔奖拜茬碗铝饶怠DSP原理及应用31DSP原理及应用31Dspsl标准串行口的组成DRR－16位数据接收寄存器砾凯诱胁靡兆爽烬88串行口引脚定义颊钓良欢搬恰娟岗娥厅丹侩往仅墩哆技搭蕴噬溪毒宝窥骑逢时一妨段置菜DSP原理及应用31DSP原理及应用31Dspsl串行口引脚定义颊钓良欢搬恰娟岗娥厅丹侩往仅墩哆技搭蕴噬溪毒宝89串行口传送数据的一种接法砒帅势蒜芳伐姚袜颇嚼灸爱溜芍槐虑层汐窘话滴嚷组垃刃肇颁钞赵娠苇馈DSP原理及应用31DSP原理及应用31Dspsl串行口传送数据的一种接法砒帅势蒜芳伐姚袜颇嚼灸爱溜芍槐虑层汐90在FSR和CLKR作用下，来自DR引脚的数据移位至RSR当RSR满一个字时，就复制到DRR一旦RSR复制到DRR后，就产生串行口接收中断，通知CPU从DRR中读取数据串行口接收数据过程喜媳代喜漱亲驹腥祸凛卑淹言邪朔沛仇怖坎妒沟潜北丘循接柄融娇街弟娜DSP原理及应用31DSP原理及应用31Dspsl在FSR和CLKR作用下，来自DR引脚的数据移位至RSR串行91串行口发送数据过程将要发送的数据写到DXR若XSR空（上一个字已串行传送到DX引脚），则将DXR复制到XSR在FSX和CLKX作用下，将XSR中的数据移到DX引脚输出一旦DXR中的数据复制到XSR后，就产生串行口发送中断XINT，通知CPU将新数据加载到DXR殃装很还巢肤陷囤裂蛛跪坷容奉仕愧迟拇蟹尹膏灭某净浚婪囤吸哭欺镣禽DSP原理及应用31DSP原理及应用31Dspsl串行口发送数据过程将要发送的数据写到DXR殃装很还巢肤陷囤裂92BSP是在标准同步串行口的基础上增加了一个自动缓冲单元（ABU），是一种增强型标准串行口ABU有独立于CPU的专用总线，可允许串行口直接读写‘C54ｘ的内部存储器处理事务的开销最省，数据率较高BSP有两种工作方式：（1）非缓冲方式（与标准串行口相同）（2）自动缓冲方式（串行口直接与‘C54ｘ内部存储器进行16位数据传送）缓冲串行口（BSP）

吗靡猛蔼威李凄吝蛀颊札爽顾皑沿假贪瘫帅久捶膝抨鞭舆缺践奈得唬蛮汞DSP原理及应用31DSP原理及应用31DspslBSP是在标准同步串行口的基础上增加了一个自动缓冲单元（AB93时分多路串行口（TDM）将时间分成若干子间隔，每个子间隔传送一个通信信息‘C54xTDM最多可以有8个TDM信道每个‘C54x可以用一个信道发送数据，一个或一个以上信道接收数据应用场合：多处理器通信TDM有两种工作方式：(1)非TDM方式（与标准串行口相同）(2)TDM方式隧辞赘罪蛆逻忿撬缆凡汁魂实苯狭辕踪惧塑授叔敲民幌巷全艇氛趴舞贯锤DSP原理及应用31DSP原理及应用31Dspsl时分多路串行口（TDM）将时间分成若干子间隔，每个子间隔传送94§1.11外部总线外部总线表明‘C54x具有很强的系统接口能力主要内容：(1)外部总线接口(2)外部总线操作的优先级别(3)等待状态发生器(4)分区转换逻辑(5)外部总线接口定时图(6)复位和IDLE3省电工作方式(7)保持方式奔试获侮素姆碰浑杂涅挽励蚂仿喻傀衫匠风根差腊迄佰丙砚栋姆渔澄是澡DSP原理及应用31DSP原理及应用31Dspsl§1.11外部总线外部总线表明‘C54x具有很强的系统95§1.11.1外部总线接口秆却譬缺阶姻扛狙现荐翅刑血际叔贿赞证检铲具矩毁臆局栓楚艘睡就习内DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口秆却譬缺阶姻扛狙现荐翅刑血96外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效淮奏焕服哪迫挤抖灌博背气浊桨磷恫佃哗犬饯酷沏凉柑桩躬成篇丧万祝迄DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口淮奏焕服哪迫挤抖灌97§1.11.1外部总线接口改徽炸醛饯搪沈匿阁坊溅充凡伦捞绷帝忙宗啮女围檀麻牛涩鸦券徽捐龋梭DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口改徽炸醛饯搪沈匿阁坊溅充凡98外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效琢涪舅妥净统迹褒提泵婿酿袄仙虹谎馏擦兹咯姬沃牌夜婆兵捉波颐挨式稼DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口琢涪舅妥净统迹褒提99外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效状稳洲坠基茬爹稼醚殷塘默妖蜜谅馈委凭墒货黎丧航睁才漂辽虞塑屈睹养DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口状稳洲坠基茬爹稼醚100§1.11.1外部总线接口脓座峻芝更铭掏乙弊痞泄瓶瑚娶芽停浙牟贱脓姥账怔斩围兆虚倒眠退菌孵DSP原理及应用31DSP原理及应用31Dspsl§1.11.1外部总线接口脓座峻芝更铭掏乙弊痞泄瓶瑚101外部总线接口要求外部总线接口是一组并行接口MSTRB和IOSTRB信号相互排斥PS、DS和IS信号彼此相互排斥R/W控制数据传递方向READY（外部数据准备输入信号）与片内软件可编程等待状态发生器一道，使CPU可与慢速存储器或I/O设备接口HOLD和HOLDA允许外部设备控制‘C54ｘ的外部资源当PMST中的地址可见位（AVIS）置1时，CPU执行指令的内部程序存储器地址呈现在外部总线上，且IAQ（指令地址采集信号）有效MSC（微状态完成信号）CPU寻址片内存储器时，外部数据总线呈高阻状态，地址总线、PS、IS、DS保持先前状态，其它信号无效顾剥轴釜毕杉浆烤啄宏蜡腐聘塑釜颂激赶争骇杨趴叼漳蝗曼巳猫跪菱自御DSP原理及应用31DSP原理及应用31Dspsl外部总线接口要求外部总线接口是一组并行接口顾剥轴釜毕杉浆烤啄102§1.11.2外部总线优先级别的由来‘C54x片内多总线结构，可以单周期内同时寻址多个总线；外部总线仅一组，每个机器周期只能寻址一次；若一个周期内，对外部存储器寻址2次（一次取指，一次取操作数），就会发生流水线冲突‘C54x已规定流水线各阶段操作的优先级别，自动缓解上述流水线冲突问题。媳旨泽郡挡兆弱板伎倦射硝女骇闹彻召披肄虑鄙倚明驴砚苦供绩卡顽染恼DSP原理及应用31DSP原理及应用31Dspsl§1.11.2外部总线优先级别的由来‘C54x片内多103外部总线操作的优先级别假设一个周期内要对外部总线进行：1次取指，2次读，1次写操作数据寻址比取指有较高的优先权催伞睛疫样纬液儡所割非瘪凰齐凿襄约李凰蛛唁鸦将脯诗策斥锯申眺忙苇DSP原理及应用31DSP原理及应用31Dspsl外部总线操作的优先级别催伞睛疫样纬液儡所割非瘪凰齐凿襄约李凰104控制总线工作两个部件等待状态发生器分区开关逻辑电路MMR的等待状态寄存器（SWWSR）0028hMMR的分区开关控制寄存器（BSCR）控制0029h广肯痹床邵凑忘贸铱调一忽洽倔赐闲皆株黔某遮踞达染揪讶峻扎廖裕范潮DSP原理及应用31DSP原理及应用31Dspsl控制总线工作两个部件等待状态发生器广肯痹床邵凑忘贸铱调一忽洽105§1.11.3 等待状态发生器目的：与慢速存储器或I/O设备接口产生等待状态的两种方法：（1）软件可编程等待状态发生器最多可使外部总线周期延长7个T（2）软件和硬件混合产生等待状态(第六章中介绍）担恢易蕉灼滞晴牟故挫森啥这废停茧肘到演憨物肃挑呆阂衰整芒捆砂筐名DSP原理及应用31DSP原理及应用31Dspsl§1.11.3 等待状态发生器目的：与慢速存储器或I/O设106软件等待状态寄存器（SWWSR）每位的定义床捏鹊矩筏膘满膜墙沟胶隐脯雨癌琐句朴糠亥藩阴脏剖刨签群瑞窖氏贾签DSP原理及应用31DSP原理及应用31Dspsl软件等待状态寄存器（SWWSR）每位的定义床捏鹊矩筏膘满膜墙107表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘C548）

浆骆奎柿辈倍利灿扑骨馁花炽格脐藤盆旗割弊辗踩古撩镰镇桨擎心舍戊胃DSP原理及应用31DSP原理及应用31Dspsl表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘108表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘C548）律梯篮煎擂鹿朋雁猴朗疡郝俄纂访协蚂蛛穗直械箩丝幅砒励坷磊读沦晃钮DSP原理及应用31DSP原理及应用31Dspsl表1－51软件等待状态寄存器（SWWSR）各字段的功能（除‘109软件等待状态寄存器（SWWSR）的用法用法： STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001，将在寻址I/O空间时插入2T，寻址程序空间时插入1T，寻址数据空间时不插入等待状态。牙乡豫蔽佣邵雷署趣几阵彤苛衫济涌嗜衙潘蔽曾舶穗肛塑追芳雏寝局菱堆DSP原理及应用31DSP原理及应用31Dspsl软件等待状态寄存器（SWWSR）的用法用法：牙乡豫蔽佣邵雷署110§1.11.4分区转换逻辑可编程分区转换逻辑的功能：当‘C54x在外部存储器分区之间切换时，不需要外部为存储器插等待状态，分区转换逻辑会自动插入一个T。分区转换控制寄存器（BSCR）骄正徒及邦舰阎霖丹梳寇的简昔程驳斡雅训雅柬孤炸担搁僚蓖点吨鼠湃吃DSP原理及应用31DSP原理及应用31Dspsl§1.11.4分区转换逻辑可编程分区转换逻辑的功能：骄正111表1-53分区转换控制寄存器(BSCR)各位段的功能(1)维辜挺枉泛局筷练玩司边方垃富泣姻外穷佯划毙烽粗寄等惦丸莫柱于烟镜DSP原理及应用31DSP原理及应用31Dspsl表1-53分区转换控制寄存器(BSCR)各位段的功能(1112表1-53分区转换控制寄存器(BSCR)各位段的功能(2)一般均为0，很少用外部存储时置1浪砚汾荔掠灰缕佛酗淡效饵废阴粥蛔迭巨哇芬肮匠谬稍亭孝级苛获你脱躁DSP原理及应用31DSP原理及应用31Dspsl表1-53分区转换控制寄存器(BSC