数电-2014数字电路ch3组合逻辑电路

第3第3一、集一、集成电路的主要电气指输入输出TTL“与非”门输入电压VI与输出电压VOVOVth

VIL=0.8V,关门电平输入输出电压（续CMOS标称值：VH=VDD，VL=0V（一般VDD=5V）V0H=4.44V，V0L=0.5VVIL=1.5V,关门电平（Voff)容VNL=VIL-

是可靠的低电平输入，故取是可靠的高电平输入，故取输入输出TTL典型值 IIH=20A,

=0平均传输延迟时间tpd

功 TTL不同门电路的延迟及0.8V，VIH＝1.8V，IOL=10mA，IOH=800μA，IIL=1.2mA，IIH=100μA，该电路的扇出系数 ，噪声容限VNH= 及VNL= 的选择除了考虑其逻辑功标数集电的要气标哪？设4双移寄器现知 和 4逻功完一，问们间别哪？？）是属于系列数字集成电路 则属于系列，两区别二、逻辑电路的输出推拉式

等效

开路输出结构（OpenCollectorGate，OC门逻辑集电极开路与非 等效模开路输出结构（续OC门输出的并联

三态输出结构（Three-StateOutput，TS门真值功能逻辑1.41.4位并行加逻辑符例 位余码到 BCD码转例4试设计一个能将两位8421BCD解：两位8421BCD码可表示的最大数是99，对应的自然二进制数需要7设两位8421BCD码为：Aa80a40a20a10a8a4a2a1自然二进制码为：Bb6b5b4A展开成多项式 23101 22101

21101

2032108423210842

2

2

2

逻辑电路1023 26 25 )24

a)10(a80a)2 8020

B展开成多项b26b25b24b23b22b21b b1a10b2a20a4b3a40a10a8b4a80a20c3b5a40c4b6a802.2.逻辑A（a3a2a1a0）Bb3b2b1b0)：输出（AB）A（a3a2a1a0）<B(b3b2b1b0)：A（a3a2a1a0）=B(b3b2b1b0)：

（A<B）=由级联输入4位并行比较器的功ABAB0P0030P03Q303Q03 P33<=11Q3 I44 C例 试设计一位8421BCD码加法器给出一位8421BCD画出其运算的逻辑电选择适当的器件用最解 （2）1位8421BCD码加法运最便捷的设计方式是选用两个4加法计数器和4位比较器加以实现例 现有两个4位无符号二进制数A和B，试设计一个大数减小数电路，当＞B时，输出A-B，当A≤B时，输出B-A文字说明设计思路（电路工作原理）010B1233 300 P3Q0<=> P3文字说明译变量 显示 0101译0101译(m2n

3线—8线 3线-8线 功能Yi 的应用（用变量 实现任意组合逻辑电路例 用3线-8线 74138和与非门实现下列多输出函F

F1(A,B,C)=AB+BC+AC= FF F&& & & & & & & 解逻辑表达式Y2=m0m1m444.8选1数据选择

双4选1数据选择8选1数据选功8选1数据选ST

Ymi77MUX实MUX实现组合Y(A2,A1,A0)mi77miaiF(x2,x1,x0)m(0,1,3,m01m11m20m31m40m50m61m7 若令若令F(x2,x1,x0)可用Y(A2,A1,A0)MUXMUX例 电路的输出F与输入A、B、C的关系如图所示，试用一片8选1数据择器74151实现之（不允许添加任何其它器件）逻辑解：列出真值ABCF00010011010001101001101011011110通道选择信 通道选择信通道选择信 通道选择信 A00XG112331B 2123101234567Z41&Z7（推拉式输出的双4选1数据选择器和74138（3线－8线 ）及少解B输组B001G7入2A组B输组B001G7入2A组输1入12301234567 01234567YYAW1& 分析其工作原2当输入A、B两组信号如图(b)所示画出输出端Y的波形解：（1）这是一个两个三位 险象：又险象：又，毛刺。是生的瞬间错竞争：竞争：X不考虑门电路的传输延 考虑门电路的传输延（设逻逻辑险象的XXF1D1A当D1=D0=1F1A

F2(AC)(D当A=B=0F2CC例

F(AD)(BC)(AFBCABBC上式，当A=0，C=0

F(AD)(BC)(AB)(BD)(A上式，当A=1，C=1A、C通常很难控制同时变化，而谁若C先于A例 F1D0A

D0先变，A后 A先变，D0后X X由由多个输入信号变化的