时序逻辑电路3计数器

计数器与ALU组织1—时序逻辑复习2—计数器1时序逻辑电路3计数器共24页，您现在浏览的是第1页!1.上节课回顾：时序逻辑电路(1)触发器RS触发器，JK，T，D触发器：特征方程(2)时序逻辑电路分析基本方法(3)数据寄存器和移位寄存器QQRSJKCP电路图时钟方程驱动方程输出方程状态方程状态图、状态表或时序图判断电路逻辑功能2时序逻辑电路3计数器共24页，您现在浏览的是第2页!CPCP为秒脉冲(周期为1秒)24进制计数器60进制计数器60进制计数器a~g7744874487448744874487448QD~QA秒显示00~59秒分显示00~59分小时显示00~23小时显示译码器数码管2.1计数器举例－奥运倒计时3时序逻辑电路3计数器共24页，您现在浏览的是第3页!同步二进制加法计数器2.3计数器分析例子（1）、二进制计数器分析：①驱动方程和输出方程4时序逻辑电路3计数器共24页，您现在浏览的是第4页!④画状态图100Q2Q1Q00010100111011101110002.3计数器分析例子Z01000000CPQ2Q1Q0Z12345678⑤画波形图计满8脉冲5时序逻辑电路3计数器共24页，您现在浏览的是第5页!2.474161计数器74161功能表COCOCRENCIENCICR6时序逻辑电路3计数器共24页，您现在浏览的是第6页!◆：异步置“0”功能。00001010◆ET和EP是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。◆：同步并行置数控制端（低电平有效），=0，且=1时，D0~D3上数据

被输出到Q0~Q3。2.474161的波形图7时序逻辑电路3计数器共24页，您现在浏览的是第7页!0→1→2→3→4→50000→0001→0010→0011→0100→0101集成计数器的应用举例——反馈法构成模6计数器的四种方法例1：反馈置0法0000→0001→0010→0011→0100→0101由此可见，N进制计数器可以利用在（N-1）时将变为0的方法构成，这种方法称为反馈置0法。0→1→2→3→4→5例2：直接清0法当计数器计到6时（状态6出现时间极短），Q2和Q1均为1，使为0，计数器立即被强迫回到0状态，开始新的循环。+Vcc•6·0110118时序逻辑电路3计数器共24页，您现在浏览的是第8页!对例2的改进的模6计数器例2反馈复位法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到6时，基本RS触发器置0，使端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。9时序逻辑电路3计数器共24页，您现在浏览的是第9页!1010当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次由相邻低位触发器从1变0时翻转10时序逻辑电路3计数器共24页，您现在浏览的是第10页!计数器的级联应用同步计数器的普通级联电路

速度不快，进位逐级传递，容易存在险象同步计数器的高速级联电路

通过CO到EN连接，一个门延迟即可完成所有状态跳变同步计数器的异步级联电路

折中的常见的方案，使用较多，速度慢见课本143页11时序逻辑电路3计数器共24页，您现在浏览的是第11页!计数器级联应用例：试用74160组成百进制计数器。串行进位方式（异步计数器）并行进位方式（同步计数器）12时序逻辑电路3计数器共24页，您现在浏览的是第12页!计数器的级联应用②分解法M=54=6×9，用两片74160分别构成六进制和九进制，然后级联即可。六进制九进制13时序逻辑电路3计数器共24页，您现在浏览的是第13页!2.2计数器概念和分类分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器循环码计数器

BCD码计数器(按计数码制)

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。

模8计数器模24计数器

(按模划分)4前缀：同步二进制模8递增计数器14时序逻辑电路3计数器共24页，您现在浏览的是第14页!2.3计数器分析例子②状态方程③状态表0000010100111001011101110110011010101010000111100000000115时序逻辑电路3计数器共24页，您现在浏览的是第15页!2.4常用集成计数器74161－－4位同步二进制加法计数器COCRENCI16时序逻辑电路3计数器共24页，您现在浏览的是第16页!74LS161状态图◆、、EN和CI均为高电平时，计数器处于计数状态，每输入一个CP脉冲，进行一次加法计数。2.474161的功能和特点17时序逻辑电路3计数器共24页，您现在浏览的是第17页!2.4十进制计数器74160－－同步十进制加法计数器3Q2QETCP0D1D2D3DC1Q0Q74160∧EPRDDL18时序逻辑电路3计数器共24页，您现在浏览的是第18页!例3：反馈预置法1010→1011→1100→1101→1110→1111◆当计数器计到状态1111时，进位端C

为1，经非门为0，置数控制端,下一个时钟到来时，将D3~D0端的数据1010送入计数器。此后又从1010开始计数一直计数到1111，又重复上述过程。这种方法称为反馈预置法。=0例4：用十进制计数器反馈预置法0011→0100→0101→0110→0111→10001N=15时，LD=0101019时序逻辑电路3计数器共24页，您现在浏览的是第19页!异步计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。20时序逻辑电路3计数器共24页，您现在浏览的是第20页!异步二进制加法器工作波形2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2优点：简单，易组合，速度低，CP宽于总延迟缺点：速度慢，容易产生延迟，外部逻辑处理时易出错。总的说来是同步计数器的集成电路型号较多21时序逻辑电路3计数器共24页，您现在浏览的是第21页!当M>N时：必须将多片计数器级联。1）整体清“0”法或整体置数法基本思路：先将n片计数器级联组成Nn（Nn>M）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。2）分解法基本思路：将M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，则用n片计数器分别组成M1、M2、…Mn进制的计数器，然后级联即可构成M进制计数器。芯片级联的方式：①串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP。②并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。22时序逻辑电路3计数器共24页，您现在浏览的是第22页!计数器级联应用例：试用两片74160实现54进制计数器。解：M=54，74160是具有异步清零、同步置数的十进制计数器。①整体置数法计数：0～53。5301010011Q3Q2Q1Q023时序逻