常用时序逻辑功能器

6.5、常用时序逻辑功能器件本章介绍两种主要的时序逻辑功能器件－－计数器、寄存器。计数器：累计脉冲个数，并可用于分频、定时、产生节拍脉冲信号等。寄存器：能存储二进制数码信息，实现数码的寄存、移位、传输等操作。6.5.1、计数器分类：按时钟脉冲的输入方式：同步计数器和异步计数器。按进位体制：二进制计数器和非二进制计数器。按计数过程中数的增长趋势：加计数、减计数和可逆计数。常用时序逻辑功能器共45页，您现在浏览的是第1页!一、二进制计数器

由n个触发器可组成n位二进制计数器，计数模数为2n，计数范围为0~2n-1。

000Q2Q1Q0001010011100101110111状态转换图：二进制计数器的状态变迁：根据状态变迁图可知：每来一个脉冲最低位的状态翻转一次；而最低位的状态从1变为0，导致次低位的状态翻转；同样次低位的状态从1变为0，导致次高位的状态翻转；次高位的状态从1变为0，导致最高位的状态翻转。常用时序逻辑功能器共45页，您现在浏览的是第2页!1、二进制异步计数器（1）、二进制异步加计数器②、电路工作原理1DRC1FF0Q0Q01DRC1FF0Q1Q11DRC1FF0Q2Q2计数脉冲CP清零脉冲CR根据D触发器的特性方程：Qn+1＝D（上升沿触发）。①、电路结构特征：每个触发器都接成计数器的形式，低位的状态变迁信号作为相邻高位的触发脉冲信号。由于D触发器是上升沿触发，所以从Q端取状态变迁信号。常用时序逻辑功能器共45页，您现在浏览的是第3页!1DRC1FF0Q0Q01DRC1FF1Q1Q11DRC1FF2Q2Q2计数脉冲CP清零脉冲CR根据电路图和状态转换图得时序图：CPQ0Q1Q21td2td3td常用时序逻辑功能器共45页，您现在浏览的是第4页!（2）、二进制异步减计数器000Q2Q1Q0111110101100011010001状态转换图：1DRC1FF0Q0Q01DRC1FF1Q1Q11DRC1FF2Q2Q2计数脉冲CP清零脉冲CR常用时序逻辑功能器共45页，您现在浏览的是第5页!2、二进制同步计数器电路结构特点：各触发器的CP脉冲端连接在一起。当计数脉冲到来后，应该翻转的触发器同时翻转。这种计数器称为并行计数器。常用时序逻辑功能器共45页，您现在浏览的是第6页!c、时序图1tdCPQ0Q1Q3Q4根据时序图可知：每个触发器的延时均为1td。因此同步计数器的工作速度比异步计数器的工作速度快。同理若使：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0则构成同步减1计数器。常用时序逻辑功能器共45页，您现在浏览的是第7页!二、非二进制计数器不是按二进制计数规则计数的计数器，最常用的是十进制计数器。下面从设计的角度介绍8421码十进制同步加计数器：（1）、状态图、0000Q3Q2Q1Q00001001000110100010101100111十进制计数器状态转换图：10001001常用时序逻辑功能器共45页，您现在浏览的是第8页!（3）、求驱动方程01010101××××00××D310011001××××10××D300000010××××10××D300101101××××00××D3常用时序逻辑功能器共45页，您现在浏览的是第9页!(5)、检查电路的自启动能力0000Q3Q2Q1Q0000100100011010001010110011110001001111111101011110110101100电路能从无效状态进入到有效状态，所以电路具有自启动能力。常用时序逻辑功能器共45页，您现在浏览的是第10页!1、集成计数器74LVC161、74LS193、74LS290（1）、74LVC161的功能（CMOS型）7416112345678161514131211109VCCRCO

QA

QB

QC

QD

ET

LD

RdCP

A

B

CD

EP

GND芯片引脚图：CEP、CET：计数器使能控制端。A

B

CD：预置数据输入端。TC：进位输出端。QAQBQCQD：数据输出端。同功能的产品：74HC161、74HCT161、74161PE：预置数控制端。（同步预置）CR：异步清零控制端。常用时序逻辑功能器共45页，您现在浏览的是第11页!CRPEABCDCPCEPCETQAQBQCQDRCO计数保持异步清零同步预置时序图常用时序逻辑功能器共45页，您现在浏览的是第12页!7419312345678161514131211109VCCA

RDBO

CO

LD

C

D

B

QB

QA

CPD

CPU

QC

QD

GND74193引脚图：A、B、C、D：数据输入端。QD、QC、QB、QA：计数输出端。RD：清零端。LD：预置端。BO：借位输出。CO：进位输出。CPU：加计数时钟，CPD：减计数时钟同功能的产品：74HC193、74HCT193常用时序逻辑功能器共45页，您现在浏览的是第13页!（3）、74LS290的功能74LS290是异步二－五—十进制加计数器，电路结构如图：R9(1)、R9(2)：置9输入端。R0(1)、R0(2)：置0输入端。CP1、CP2：时钟脉冲。Q0、Q1、Q2、Q3：计数输出。S1JC1RQ0Q2S1JC1≥1RQ1Q3&&1K1KS1JC1≥1R1KSC1R1K1JR9(1)R9(2)CP1CP2R0(1)R0(2)常用时序逻辑功能器共45页，您现在浏览的是第14页!时钟脉冲从CP1输入，Q0作为输出端，则构成一个独立的1位二进制计数器

S1JC1RQ0Q2S1JC1≥1RQ1Q3&&1K1KS1JC1≥1R1KSC1R1K&1JR9(1)R9(2)CP1CP2R0(1)R0(2)时钟脉冲从CP2输入，Q3Q2Q1作为输出端，则构成一个独立的异步五进制计数器CP2CP1R9(1)R9(2)R0(1)R0(2)Q0Q1Q2

Q374LS290CPQ0CP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1

Q2Q374LS290CP

Q1

Q2

Q3

常用时序逻辑功能器共45页，您现在浏览的是第15页!2、用集成计数器构成任意进制计数器若选M进制的计数器构成N进制计数器，则当：M＞N可使用单片计数器，否则M<N,要用多片构成。例：用74161构成9进制计数器。 思路：74161有16个状态，构成9进制计数器时必须设法跳过16－9＝7个状态。（1）、反馈清零法CETCEPCPCRABCDRCOPEQAQBQCQD&××××7416111CPQDQCQBQA1001100000000001001001110110010101000011注意：同步清零和异步清零的区别。——本章重点常用时序逻辑功能器共45页，您现在浏览的是第16页!2、用集成计数器构成任意进制计数器

例：用74HCT161构成256进制计数器。因为N＝256、M＝16，而16×16＝256，因此可使用两片74HCT161构成256进制计数器。方法一、并行进位方式（低位的进位信号作为高位的计数使能信号）CETCEPCPCRABCDRCOPEQAQBQCQD××××7416111CP11CETCEPCPCRABCDRCOPEQAQBQCQD××××7416111方法二、串行进位方式（低位的进位信号作为高位的计数脉冲信号）M<N:用多片构成常用时序逻辑功能器共45页，您现在浏览的是第17页!第二片构成6进制计数器，先将74LS290接成10进制计数器，即CP2接Q0，CP1接计数输入，Q3Q2Q1Q0输出。计数器计数到Q3Q2Q1Q0=0110时给出复位信号，所以取：R0（1）=Q2、R0（2）=Q1。

最后将第二片的时钟脉冲CP接片的输出Q2，因为片计数由011变为000时，Q2由1到0有一个负脉冲信号，可使第二片翻转，即构成了4×6进制计数器。

常用时序逻辑功能器共45页，您现在浏览的是第18页!数字电子时钟的计时、译码、显示电路：CP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1

Q2

Q374LS290CPCP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1

Q2

Q374LS290LTBI/RBORBI7448(1)ABCDabcdefgabcdefgBS2011LTBI/RBORBI7448(2)ABCDabcdefgabcdefgBS2011常用时序逻辑功能器共45页，您现在浏览的是第19页!6.5.2、寄存器和移位寄存器功能：用来存储二进制数码的逻辑部件。1、用D触发器构成的寄存器（74LS175）74LS17512345678161514131211109VCC4Q

4Q

4D

3D

3Q

3Q

CP

RD1Q1Q1D

2D2Q2Q

GND1DRC11DRC11DRC11DRC111RDCP1Q1Q2Q2Q3Q3Q4Q4Q1D2D3D4D常用时序逻辑功能器共45页，您现在浏览的是第20页!1、用边沿D触发器构成的移位寄存器R1DC1R1DC1R1DC1R1DC1FF0FF1FF2FF3DI串行输入DO串行输出Q0Q1Q2Q3并行输出CPCR＊串入串出：＊串入并出＊清零CPQ0Q1Q2Q3000001D3

0002D2D3003D1D2D304D0D1D2D3常用时序逻辑功能器共45页，您现在浏览的是第21页!2、用主从J－K触发器构成的移位寄存器R1K1JC1FF0FF1FF2FF3DI串行输入DO串行输出Q0Q1Q2Q3并行输出R1K1JC1R1K1JC1R1K1JC11CPCR常用时序逻辑功能器共45页，您现在浏览的是第22页!4、集成双向移位寄存器74HC/HCT194RC1S1RC1S1RC1S1RC1S1≥1&≥1&≥1&≥1&11≥1≥1&QAQBQCQDCPS0S1ABCDDSRDSLFF0FF1FF2FF31RD（4位双向移位寄存器74HC/HCT194）常用时序逻辑功能器共45页，您现在浏览的是第23页!74HC/HCT194的功能表序号清零Rd输入输出控制信号串行输入时钟CP并入输出S1S0DSLDSRDCBAQDQCQBQA1L×××××××××LLLL2H××××Ｈ（L）××××3HHH××DCBADCBA4HHLH×××××5HHLL×××××6HLH×H××××7HLH×L××××8HLL×××××××常用时序逻辑功能器共45页，您现在浏览的是第24页!从时序图可知：Q0、Q1、Q2的周期分别是计数脉冲周期的2倍、4倍、8倍。即Q0、Q1、Q2分别对CP脉冲进行二分频，四分频，八分频。因此计数器也可以作分频器。若脉冲信号的频率一定，则周期一定（设为T秒），则计n个脉冲可达到定时nT秒目的。＊作节拍信号产生器：如每隔3个CP脉冲产生一个节拍脉冲信号。＊作定时器：＊作分频器：问题：用J－K触发器怎么构成二进制异步计数器？常用时序逻辑功能器共45页，您现在浏览的是第25页!小结＊n位异步二进制计数器由n个处于计数状态的触发器组成(对于D触发器Di=Qi,对于J-K触发器使J＝K＝1）。各触发器的连接方式由触发器的触发信号类型及加、减计数方式决定。＊二进制异步计数器的高位触发器的状态翻转必须在低位产生进位信号或借位信号之后才能实现。因此称为串行计数器。其计数速度较低。常用时序逻辑功能器共45页，您现在浏览的是第26页!（1）、二进制同步加计数器a、电路结构：b、电路工作原理：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0000Q2Q1Q0001010011100101110111状态转换图：110111+1111000&&RC1&&RC1&&RC1&&RC1CPCR‘1’FF0FF1FF2FF3Q0Q1Q2Q31K1J1K1J1K1J1K1J常用时序逻辑功能器共45页，您现在浏览的是第27页!（2）、二进制同步可逆计数器设置一个控制端X，当X为0时作减计数器，当X为1时作加计数器。J0＝K0＝1J1＝K1＝XQ0＋XQ0J2＝K2＝XQ1Q0＋XQ1Q0J3＝K3＝XQ2Q1Q0＋XQ2Q1Q0R1KC11JR1KC11JR1KC11JR1KC11J&≥1&≥1&≥1FF3FF2FF1FF01‘1’XCPCRQ3Q2Q1Q0常用时序逻辑功能器共45页，您现在浏览的是第28页!（2）、状态表及驱动表计数脉冲CP的顺序现态次态驱动信号D3D2D1D00000000010001100010010001020010001100113001101000100401000101010150101011001106011001110111701111000100081000100110019100100000000其它××××××××××××常用时序逻辑功能器共45页，您现在浏览的是第29页!（4）、画出电路图1DRC11DRC11DRC11DRC1FF3FF2FF1FF0Q2Q1Q0Q3&≥1≥1≥1&&CPCR常用时序逻辑功能器共45页，您现在浏览的是第30页!三、集成计数器集成计数器典型产品一览表：CP脉冲引入方式型号计数模式清零方式预置数方式同步7416174HC16174HCT16174LS19174LS1937416074LS1904位二进制加法4位二进制加法4位二进制加法单时钟4位二进制可逆双时钟4位二进制可逆十进制加法单时钟十进制可逆异步（低电平）异步（低电平）异步（低电平）无异步（高电平）异步（低电平）无同步同步同步异步异步同步异步异步74LS29374LS290双时钟4位二进制加法二－五－十进制计数器异步异步无异步常用时序逻辑功能器共45页，您现在浏览的是第31页!74LVC161的功能表清零CR预置PE使能时钟CP预置数据输入输出CEPCETABCDQAQBQCQDＬ××××××××ＬＬＬＬＨＬ××ABCDABCDＨＨＬ××××××保持ＨＨ×Ｌ×××××保持ＨＨＨＨ××××计数74LVC161的四个功能：①、异步清零CR＝0；②、同步并行预置数CR＝1、PE=0③、保持CR=PE=1、CEP·CET＝0；④、计数CR=PE＝CEP＝CET=1常用时序逻辑功能器共45页，您现在浏览的是第32页!（2）、74193的功能（二进制同步可逆计数器）H××ＬＬＬH清零Rd减计数××××Ｈ加计数××××HＨDCBADCBA×ＬＬＬＬＬ××××××QDQCQBQADCBA输出预置数据输入时钟CPUCPD预置LD异步清零：Rd＝1。异步并行预置数：Rd＝LD＝0。

加计数：Rd＝0，LD＝1，CPD＝1。对CPU进行计数。减计数：Rd＝0，LD＝1，CPU＝1。对CPD进行计数。常用时序逻辑功能器共45页，您现在浏览的是第33页!74193逻辑电路图S1TC1≥1S1TC1≥1S1TC1≥1S1TC1≥1&&&≥1&&&≥1&&&&&≥1&&≥11111RRRR1111ABCDCPDCPULDRdBOCOQAQBQCQD常用时序逻辑功能器共45页，您现在浏览的是第34页!74LS290的功能表复位输入置位输入时钟输出R0(1)R0(2)R9(1)R9(2)CPQ3Q2Q1Q0HHL××LLLLHH×L×LLLL××HH×HLLHL×L×计数L××L计数×LL×计数×L×L计数当R0(1)＝R0(2)＝1，R9(1)·

R9(2)＝0时，清零。当R9(1)＝R9(2)＝1时，置1。当R0(1)·

R0(2)＝R9(1)·

R9(2)＝0时，CP的下降沿计数。同功能的产品：74LS290、74HC290、74HCT290常用时序逻辑功能器共45页，您现在浏览的是第35页!

十进制计数器

S1JC1RQ0Q2S1JC1≥1RQ1Q3&&1K1KS1JC1≥1R1KSC1R1K&1JR9(1)R9(2)CP1CP2R0(1)R0(2)将Q0与CP2相连，时钟脉冲从CP1输入，Q3Q2Q1Q0作为输出端，则构成8421BCD码十进制计数器。

CP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1Q2Q374LS290CPQ0

Q1

Q2

Q3如果将Q3与CP1相连，时钟脉冲从CP2输入，从高位到低位的输出为Q0Q3Q2Q1，则构成5421BCD码十进制计数器。

常用时序逻辑功能器共45页，您现在浏览的是第36页!（2）、反馈置数法CETCEPCPCRABCDRCOPEQAQBQCQD17416111CP1QDQCQBQA100000000001001001110110010101000011注意：同步预置和异步预置的区别。a、从0000开始计数a、从0111开始计数CETCEPCPCRABCDRCOPEQAQBQCQD17416111CP11110QDQCQBQA111101111000100111101101110010111010常用时序逻辑功能器共45页，您现在浏览的是第37页!思路：（2）乘数法

是由两片集成计数器分别构成N1进制和N2进制计数器，计数脉冲接N1进制计数器的时钟输入端，N1进制计数器的输出作为N2进制计数器的时钟输入端，两个计数器一起即构成了N2×N1进制计数器。片构成4进制计数器，直接用74LS290中的5进制计数器，即CP1接低电平，CP2接时钟脉冲，由Q3Q2Q1输出。计数器计数到Q3Q2Q1=100时给出复位信号，所以取：R0（1）=R0（2）=Q3。

常用时序逻辑功能器共45页，您现在浏览的是第38页!1CETCEPCPCRABCDRCOPEQAQBQCQD××××7416111CP111CETCEPCPCRABCDRCOPEQAQBQCQD××××74161111例：用74LS290构成二十四进制计数器74LS290是二－五－十进制计数器，用两片74LS290可构成100进制计数器，然后利用异步反馈清零功能当高位片计数到2（0010）低位片计数4（0100时），两片计数器全部清零。思路：(1)整体反馈清零法

CP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1

Q2

Q374LS290CPCP2CP1R9(1)R9(2)R0(1)R0(2)Q0

Q1

Q2

Q374LS290整体反馈清零法常用时序逻辑功能器共45页，您现在浏览的是第39页!例:用74HCTl61构成60进制计数器。

采用6×10进制，用同步置位法，设起始状态为0000。片接成10进制计数器，当计数到Q3Q2Q1Q0=1001时给出置数信号，所以取：

；第二片接成6进制计数器，当计数到Q3Q2Q1Q0=0101时给出置数信号，所以可取：

。当片由1001跳到0000时，第二片要翻转一次，由于74HC161是上升沿翻转，所以取CP2=Q3。最后得逻辑电路如图所示。常用时序逻辑功能器共45页，您现在浏览的是第40页!74LS175的功能表输入输出RDCP1D2D3D4D1Q2Q3Q4QL×××××LLLLH

1D2D3D4