ChIC有源元件与工艺流程新

1第五章 IC有源元件与工艺流程5.1概述5.2 双极性硅工艺5.3HBT工艺5.4 MESFET和HEMT工艺5.5MOS工艺和相关的VLSI工艺5.6PMOS工艺5.7 NMOS工艺5.8CMOS工艺5.9BiCMOS工艺2第五章 IC有源元件与工艺流程

5.1概述表5.13IC特别是逻辑IC的类型包括：以双极型硅为基础的ECL技术，PMOS技术，NMOS技术，CMOS技术，双极型硅或锗异质结晶体管加CMOS的BiCMOS技术和GaAs技术。目前，占统治地位的是CMOS技术。单纯采用双极型硅的ECL技术仅在一定场合得到应用，但以硅/锗异质结晶体管（HBT）为元件的ECL电路和BiCMOS电路则异军突起，在高频、高速和大规模集成方面都展现出优势。4各种工艺的两个重要特性是速度和功耗。人们追求的目标是高速和低功耗。速度是用门延迟来表示，门延迟越小表示速度越高。所以工艺开发和电路设计的目标，即高速低功耗就变成向左下角靠近（图5.1）。GaAs潜在速度最高，而CMOS功耗最小。5图5.1几种IC工艺速度功耗区位图65.2

双极性硅工艺

典型的双极性硅工艺：NPN三极管图5.2典型的剖面图双极性硅工艺优点：高速度、高跨导、低噪声、阈值容易控制。双极性硅的应用：低噪声高灵敏度放大器、微分电路、复接器、振荡器等。7典型的双极集成电路工艺衬底制备→

一次氧化→隐埋层光刻→隐埋层扩散→外延淀积→热氧化→隔离光刻—隔离扩散→再氧化→基区光刻→基区扩散→再分布及氧化→发射区光刻→（背面掺金）→发射区扩散→再分布及氧化→接触孔光刻→铝淀积→反刻铝→铝合金→淀积钝化层→压焊块光刻→中测8图5.2（a）绘制了典型的双极型硅晶体管的剖面图。这样的晶体管用5张掩膜就可以加工：1、衬底选择选用P型衬底，为提高隔离结的击穿电压同时也不使外延层在后续工艺中下推太多，sub选为10.cm，晶向为（111）。92、一次光刻与N+隐埋层扩散杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为As。N+隐埋层扩散10

3、外延层淀积

设计参数包括外延层厚度Tepi

和epi

。为了使Cjs、CjC

小，击穿电压BVCBO高，以及在以后的热处理过程中外延层下推的距离小，epi应选得高一些；为了使集电极串联电阻rCS小及饱和电压VCES

小，又希望epi低一些。这两者是矛盾的，需加以折衷。对于TTL电路来说，电源电压VCC=5V，所以对BVCBO的要求不高，但对rCS、VCES的要求高，所以可选epi0.2.cm，相应的厚度也较小，Tepi=3~7m；对于模拟电路而言，主要考虑工作电压，工作电压越高，epi也应选得越高，相应Tepi也较大，一般模拟电路的外延层电阻率epi=0.5~5.cm，，厚度Tepi为7~17m。11外延层淀积积124.第二次光刻刻与P+隔离扩散在硅衬底上上形成孤立立的外延层层岛，实现现各元件间间的电绝缘缘。第二次光刻刻与P+隔离扩散13PN结隔离和二二氧化硅隔隔离的比较较；隔离方法隔离电容（um2）隔离击穿电压（v)隔离漏电流（uA)其它特点PN结隔离3×10-4uF60~80几muA便于大量生产，不耐辐射二氧化硅隔离3×10-5uF>200几uuA隔离工艺复杂，耐辐射，抗干扰性强145.第三次光刻刻与P型基区扩散散（此次光刻刻决定NPN管的基区以以及基区扩扩散电阻的的图形）。。第三次光刻刻与P型基区扩散散156.第四次光刻刻与N+发射区扩散散包括集电极极接触孔光光刻与N+扩散，以减减小欧姆接接触电阻。。第四次光刻刻与N+发射区扩散散167、第五次光光刻—引线接触孔孔光刻引线接触孔孔光刻17典型双极型型硅晶体管管的缺点：：1.由于b-e结与基极接接触孔之间间的Ｐ型区区域形成较较大的基区区体电阻。。2.集电电极极接接触触孔孔下下ＮＮ区区域域导导致致较较大大的的集集电电极极串串联联电电阻阻。。3.因PN结隔隔离离因因而而形形成成较较大大的的集集电电极极寄寄生生电电容容。。185.2双极极性性硅硅工工艺艺（（续续））先进进的双双极极性性硅硅工工艺艺：：NPN三极极管管图5.219高性性能能晶晶体体管管的的特特点点：：1.Ｐ+型多多晶晶硅硅层层用用于于基基极极的的接接触触和和连连接接。。2.Ｎ+型多多晶晶硅硅层层用用于于发发射射极极的的接接触触。。3.由于于使使用用了了多多晶晶硅硅层层，，形形成成基基极极和和发发射射极极区区域域时时采采用用了了自自对对准准工工艺艺。。4.基极极的的P+低欧欧姆姆区区域域的的形形成成减减少少了了体体电电阻阻。。5.重掺掺杂杂掩掩埋埋层层用用作作集集电电极极低低欧欧姆姆连连接接，，在在此此之之上上，，一一层层薄薄外外延延层层连连接接于于内内部部集集电电极极，，这这样样可可允允许许大大电电流流通通过过。。6.在掩掩埋埋层层和和集集电电极极金金属属之之间间形形成成N+掺杂杂区区域域，，从从而而减减小小集集电电极极串串联联电电阻阻。。7.氧化化区区取取代代PN结形形成成器器件件的的隔隔离离，，寄寄生生电电容容大大大大减减小小。。8.器件件隔隔离离区区域域下下形形成成ＰＰ型型扩扩散散区区，，防防止止了了寄寄生生MOS效应应。。20双极极型型晶晶体体管管的的最最高高速速度度取取决决于于通通过过基区区到到集集电电极极耗耗尽尽层层的的少少数数载载流流子子的的传传输输速速度度、主要要器器件件电电容容例如如基区区扩扩散散电电容容和基区－－集电电极耗耗尽层层电容容以及寄生电电容充放电电的电电流大大小。。基区区宽度度小于于100nm时，传传输时时间小小于10ps。超高高频硅硅双极极型晶晶体管管的截截止频频率fT高于40GHz。215.3HBT工艺(自学)由于Si基的NPN型BJT和GaAs基同质质结BJT在fT和fmax并不具具有满满意的的性能能。传输频频率fT代表正正向增增益能能力。。最大振振荡频频率fmax反映晶晶体管管的反反馈效效应。。两者均均是在在线性性状态态下定定义与与测量量的，，因此此适用用于高高频模模拟线线性电电路的的分析析。而对于于数字字信号号，大大多数数晶体体管都都工作作在非非线性性状态态，电电路的的速度度和逻逻辑电电压摆摆动ＶＶO不仅决决定于于跨导导gm和反馈馈效应应的频频率特特性，，也决决定于于gm的绝对对值，，开关关电流流ISW，时间间常数数гL，负载载电阻阻RL，电容容CL。这些些参数数之间间有以以下的的关系系：ＶO<ISWRLgmгL对于确确定的的gm、ＶO和RL，ISW随гL的减小小而增增大。。增大大ISW，也就就增大大功耗耗。因因此，，希望望开发发的高高速晶晶体管管是增增加跨跨导的的绝对对值和和提高高其频频率特特性。。22GaAS基同质质结BJT中，GaAs材料空空穴的的迁移移率up（约为为250cm2/(v.s))低于硅硅的up（约为为600cm2/(V.s))。这样样前者者基极极的电电阻就就越高高，那那么电电子从从发射射极通通过基基区到到集电电极的的传输输时间间就越越长。。但高性性能的的AlGaAs/GaAs异质结结结构构克服服了上上述缺缺点使使得制制造HBT成为可可能。。典型型的AlGaAs/GaAsHBT剖面图图如图图5.3（a)。HBT有源层层采用用MBE或MOVPE外延技技术制制作在在半绝绝缘体体GaAs衬底上上。。23(a)(b)图5.3GaAsHBT的剖面面图(a)和能带带结构构(b)24工艺流流程：：1.重掺杂杂的ＮＮ+GaAs层作为为掩埋埋集电电极（（ＢＣＣ）。。2.在上部部生成成一轻轻掺杂杂的ＮＮ-层作为为内集集电区区，从从而减减小基基极与与集电电极的的电容容，提提高击击穿电电压。。3.再向上上，一一层非非常薄薄的（（<100nm)Ｐ掺杂杂GaAs被用作作基区区。4.生成ＮＮ掺杂杂AlGaAs层作为为HBT的发射射区。。5.在进一一步形形成元元件和和电路路的工工艺步步骤中中，基基极、、发射射极、、集电电极由由一系系列的的金属属层形形成，，光刻刻胶涂涂覆、、光刻刻、刻刻蚀等等工序序的形形成。。注：元元件之之间的的隔离离则由由台阶阶蚀刻刻和离离子注注入形形成。。25AlGaAS/GaAsHBT特点：：1.由于N--AlGaAs发射区区宽带带隙（（如图图5.3（b))，基区区的空空穴很很难注注入发发射区区。由由空穴穴迁移移引起起的基基极电电流变变小，，发射射极的的注入入效应应变高高。2.Ｐ+型的GaAs基区掺掺杂程程度可可在不不降低低电流流增益益的情情况下下大幅幅度提提高。。同时时基区区掺杂杂浓度度大幅幅度提提高允允许生生成很很薄的的基区区电阻阻，这这样就就可形形成很很低的的гｔ，得到到很高高的fT和fmax。26其它异异质结结构：：GaInP/GaAsHBT材料系系统易易于制制造，，且由由于△Ｅv/△△Ec比值高高而便便于能能带调调整。。2.InP基的HBT在采用用InP/InGaAs异质结结制作作，因因为InGaAs于InP晶格更更匹配配。InP/InGaAS电子迁迁移率率更高高，开开启电电压更更低，，因此此速度度更高高，功功耗更更低，，性能能优于于GaAsHBT，特别别适合合用于于实现现光纤纤通信信超高高速ＩＩC。3.III/V化合物物构成成的HBT的fT和fmax已超过过150GHz和200GHz，宽带带放大大器的的增益益在大大于40GHz的频带带内高高于16dB。由HBT构成的的静态态分频频器工工作频频率高高于50GHz。HBT激光驱驱动器器工作作速率率高于于20Gb/s，Ｄ触触发区区工作作速率率为40Gb/s。274.Si/SiGe材料系系统HBT工艺也也取得得了进进步。。Si/SiGeHBT特点：：1.Ｐ+掺杂的的SiGe用作基基区，，合成成的SiGe层带隙隙小于于初始始的Si衬底、、掩埋埋的集集电区区和覆覆盖的的发射射区，，大体体上每每增加加10％的Ge原子，，带隙隙减小小75meV。这样样的异异质结结在导导带处处产生生一个个低的的势垒垒，但但在价价带出出产生生一个个高的的势垒垒，△Eg都可用用作为为价带带侧的的能带带差。。2.Si/SiGeHBT比SiHBT具有更更高的的速度度，但但生产产成本本基本本保持持不变变。重重要的的是Si/SiGeHBT可与先先进的的CMOS工艺相相结合合，形形成SiGe的BiCMOS。迄今为为止，，fT>100GHz的SiGeHBT已成功功实现现，已已经开开发出出包含含fmax＝60GHzSiGeHBT和0.25umCMOS器件的的SiGe的BiCMOS工艺。。另：HBT就有很很强的的电流流驱动动能力力，因因此，，这种种工艺艺对于于模拟拟信号号的功功率放放大和和门阵阵列逻逻辑输输出缓缓冲电电路设设计具具有重重大意意义。。285.4MESFET和HEMT工艺(自学)GaAs工艺：：MESFET图5.4GaAsMESFET的基本本器件件结构构29MESFET的制作作与特特点：：外延一一层N型GaAs薄层作作为有有源层层。（（LPE，VPE，MBE，离子子注入入法））外延过过程中中，Ga、As连同其其它选选定的的杂质质原子子沉积积在半半导体体GaAs晶圆表表面，，产生生类似似于GaAs衬底的的晶体体结构构。外外延层层的厚厚度约约为0.5um，施主主浓度度约为为1.5×1017cm-3。在离子子注入入过程程中，，掺杂杂剂直直接注注入半半绝缘缘体GaAs衬底中中，离离子能能量及及工艺艺时间间决定定了深深度和和施主主浓度度。有源层层上面面两侧侧的金金属层层通常常是金金锗合合金，，通过过沉积积形成成，与与有源源层形形成源源极和和漏极极的欧欧姆接接触。。这两两个接接触区区之间间定义义出有有源器器件，，即MESFET的电流流沟道道。MESFET通常有有对称称的源源漏结结构。。沟道中中间区区域上上的金金属通通常是是金或或合金金，与与有源源层形形成栅栅极的的肖特特基接接触。。30MESFET的类型型：根据零零偏压压情况况下沟沟道夹夹断的的情况况，可可形成成两种种类型型的MESFET：增强强型和和耗尽尽型。。增强型型：由由于内内在电电势形形成的的耗尽尽区延延伸到到有源源区的的下边边界，，沟道道在零零偏压压情况况下是是断开开的耗尽型型：耗耗尽区区只延延伸到到有源源区的的某一一深度度，沟沟道在在零偏偏压情情况下下是开开启的的。31MESFET的栅极极作用用：控控制MESFET的性能能，当当栅极极上加加上电电压，，内部部的电电势就就会增增强或或减弱弱，从从而控控制沟沟道深深度和和流通通的电电流。。由于于控制制主要要作用用于栅栅极下下面的的区域域，所所以，，栅长长，即即栅极极金属属层从从源极极到漏漏极方方向上上的尺尺寸，，是MESFET的重要参参数。常规情况况下，栅栅长越短短，器件件的速度度越快。。栅长为为0.2um的MESFET的截止频频率约为为50ＧHz。迄今为为止，栅栅长已减减小到100nm量级。32为了提高高MESFET的性能，，就需要要改进有有源层的的导电能能力。采用赝晶晶InGaP/InGaAs/GaAs结构，其中InGaAs由于高载载流子浓浓度而作作为沟道道层，而而InGaP用来增加加击穿电电压。由由此，MESFET的截止频频率可以以达到fT＝90GHz和fmax=160GHz。相对简单单和成熟熟的MESFET工艺使得得光通信信中高速速低功率率VLSI的实现成成为可能能。I33GaAs工艺：HEMT图5.5简单HEMT的层结构构34HEMT的构思：：在Ｎ型型掺杂的的GaAs层中，电电子的漂漂移速度度主要受受限于电电子与施施主的碰碰撞。为为了增加加电子的的漂移速速度，应应减小电电子与施施主的碰碰撞机会会。这就就是说，，掺杂浓浓度应减减小，最最好是没没有掺杂杂，这样样完美的的晶体结结构就不不受到破破坏，但但同时希希望在结结构中存存在大量量可高速速迁移的的电子。。由于在在晶体结结构中存存在着类类似于气气体的大大量可高高速迁移移电子，，HEMT早期也被被称为二二维电子子气场效效应管（（TEGFET）。35HEMT结构（图图5.5）：HEMT也属于FET，与MESFET有相似的的结构，，区别在在于有源源层。1.在半导体体衬底上上，一层层薄（50nm~100nm)的没有掺掺杂的AlGaAs层覆盖在在上面，，形成肖肖特基栅栅极，源源与漏极极欧姆接接触。2.由于AlGaAs（1.74eV）和GaAs（1.43eV）的禁带带不同，，在AlGaAs层的电子子将会进进入没掺掺杂的GaAs层，并留留在AlGaAs/GaAs相结处附附近，以以至形成成二维的的电子气气（2DEG）。HEMT根据AlGaAs层的厚度度与掺杂杂浓度可可分为增增强型和和耗尽型型。相对于掺掺杂的MESFET层，HEMT有更强的的电子移移动能力力。采用简单单的HEMT结构，实实现的室室温跨导导约为200mS/mm，每级逻逻辑门的的延时约约为20ps。36为了改善2DEG限制性能，人人们开发了更更为复杂的结结构（图5.6）。GaAs工艺：HEMT工艺的三明治治结构图5.6DPD-QW-HEMT的层结构37HEMT工艺的三明治治结构：1.在半导体GaAs衬底上，形成成一网络结构构作为缓存层层（选择GaAs，AlGaAs层）。2.缓存层上为HEMT的基本结构（（包括200nm不掺杂AlGaAs，厚度为1.7nm的Si-δ-掺杂GaAs层）。3.5nm不掺杂的AlGaAs层作为第一层层隔离，15nm不掺杂的GaAs沟道，在其中中形成二维电电子气。4.第二层隔离为为3.3nm的AlGaAs层，厚度为仅仅为1.7nm的第二层Si-δ-掺杂GaAs层，3.3nm的AlGaAs层，6nm不掺杂GaAs。5.在基本HEMT结构上，形成成增强型和耗耗尽型的垂直直结构，包括括第一层抗腐腐蚀3nm的AlGaAs层，7.5nm掺杂的GaAs层控制耗尽型型HEMT的阈值电压，3nm厚的第二层GaAs作为耗尽型HEMT的抗腐蚀层，，在此上源极极和漏极的欧欧姆接触为30nm的重掺杂GaAs层。6.使用这样复杂杂的夹层结构构，在室温下下可获得1.8×1012/cm2的载流子密度度和7000～8000cm2V-1s-2的电子迁移速速度。38MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.05V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2:0.3m栅长HEMT的典型参数数值39HEMT的进展：由Si/GeSi材料系统研研制的HEMT在300K和77K温度下，N沟道HEMT的跨导分别别高达400和800ms/mm。同样，P沟道HEMT的跨导达到到170和300ms/mm。由于在HEMT的有源层中中，没有施施主与电子子的碰撞，，HEMT具有更高的的截止频率率，更高的的跨导，更更低的噪声声。这些优优秀的性能能使它不仅仅在毫米波波电路中，，而且在光光纤通信的的超高速电电路中得到到广泛应用用。40与Si三极管相比比，MESFET和HEMT的缺点为:跨导相对低低;阈值电压较较敏感于有有源层的垂垂直尺寸形形状和掺杂杂程度；驱动电流小小由于跨导大大，在整个个晶圆上，，BJT的阈值电压压变化只有有几毫伏，，而MESFET，HEMT要高十倍多多。415.5MOS工艺和相关关的VLSI工艺42图5.7MOS工艺的分类类43认识MOSFET线宽(Linewidth),特征征尺尺寸寸(FeatureSize)指什什么么？？44MOS工艺艺的的特特征征尺尺寸寸(FeatureSize)特征征尺尺寸寸:最小小线线宽宽or最小小栅栅长长图5.8455.6PMOS工艺5.6.1早期的铝栅工工艺1970年前前，标准的MOS工艺是铝栅P沟道。图5.946铝栅PMOS工艺特点：l铝栅，栅长为为20m。lN型衬底，p沟道。l氧化层厚1500Å。l电源电压为-12V。l速度低，最小小门延迟约为为80100ns。l集成度低，只只能制作寄存存器等中规模模集成电路。。47Al栅MOS工艺缺点制造源、漏极极与制造栅极极采用两次掩掩膜步骤不容容易对齐。这好比彩彩色印刷中，，各种颜色套套印一样，不不容易对齐。。若对不齐，，彩色图象就就很难看。在在MOS工艺中，不对对齐的问题，，不是图案难难看的问题，，也不仅仅是是所构造的晶晶体管尺寸有有误差、参数数有误差的问问题，而是可可能引起沟道道中断，无法法形成沟道，，无法做好晶晶体管的问题题。48Al栅MOS工艺的栅极位位错问题图5.10495.6.2铝栅重叠设计计栅极做得长，，同S、D重叠一部分图5.1150铝栅重叠设计计的缺点lCGS、CGD都增大了。l加长了栅极，，增大了管子子尺寸，集成成度降低。51克服Al栅MOS工艺缺点的根根本方法将两次MASK步骤合为一次次。让D，S和G三个区域一次次成形。这种种方法被称为为自对准技术。525.6.3自对准技术与标准硅工艺艺1970年，，出现了硅栅栅工艺。多晶硅Polysilicon，原是绝缘体，，经过重扩散散，增加了载载流子，可以以变为导体，，用作电极和和电极引线。。53标准硅栅PMOS工艺图5.12在硅栅工艺中中，S，D，G是一次掩膜步步骤形成的。。先利用感光胶胶保护，刻出出栅极，再以以多晶硅为掩掩膜，刻出S，D区域。那时的的多晶硅还是是绝缘体，或或非良导体。。经过扩散，杂杂质不仅进入入硅中，形成成了S和D，还进入多晶硅硅，使它成为为导电的栅极极和栅极引线线。54硅栅工艺的优优点：l自对准的，它它无需重叠设设计，减小了了电容，提高高了速度。l无需重叠设计计，减小了栅栅极尺寸，漏漏、源极尺寸寸也可以减小小，即减小了了晶体管尺寸寸，提高了速速度，增加了了集成度。增加了电路的的可靠性。555.7 NMOS工艺由于电子的迁迁移率e大于空穴的迁迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。。那么，为什什么MOS发展早期不用用NMOS工艺做集成电电路呢？问题题是NMOS工艺遇到了难难关。所以,直到1972年突破破了那些难关关以后,MOS工艺才进入了了NMOS时代。565.7.1了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压压倒一切的优优势.但了了解NMOS工艺仍具有几几方面的意义义:CMOS工艺是在PMOS和NMOS工艺的基础上上发展起来的的。从NMOS工艺开始讨论论对于学习CMOS工艺起到循序序渐进的作用用。NMOS电路技术和设设计方法可以以相当方便地地移植到CMOSVLSI的设计。GaAs逻辑电路的形形式和众多电电路的设计方方法与NMOS工艺基本相同同。575.7.2增强型和耗尽尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按衬底材料区区分有Si,GaAs,InP按场形成结构构区分有J/MOS/MES按载流子类型型区分有P/N按沟道形成方方式区分有E/D58E-/D-NMOS和E-PMOS的电路符号图5.13596061E-NMOS的结构示意图图(增强型VD=0V,Vgs=Vsb=0V)图5.14E-NMOS的结构示意图图62D-NMOS的结构示意图图(耗尽型VD=0V,Vgs=Vsb=0V)图5.14D-NMOS的结构构示意意图63E-PMOS的结构构示意意图(增强型型VD=0V,Vgs=Vsb=0V)图5.14E-PMOS的结构构示意意图645.7.3E-NMOS工作原原理图图Vgs>Vt，，Vds=0V图5.15不同电电压情情况下下E-NMOS的沟道道变化化65E-NMOS工作原原理图图Vgs>Vt，，Vds<Vgs-Vt图5.15不同电电压情情况下下E-NMOS的沟道道变化化66E-NMOS工作原原理图图Vgs>Vt，，Vds>Vgs-Vt图5.15不同电电压情情况下下E-NMOS的沟道道变化化675.7.4NMOS工艺流流程图5.16NMOS工艺的的基本本流程程68表5.3NMOS的掩膜膜和典典型工工艺流流程69图5.17NMOS反相器器电路路图和和芯片片剖面面示意意图705.8CMOS工艺进入80年年代以以来，，CMOSIC以其近近乎零零的静静态功功耗而而显示示出优优于NMOS，，而更适适于制制造VLSI电路，，加上上工艺艺技术术的发发展，，致使使CMOS技术成成为当当前VLSI电路中中应用用最广广泛的的技术术。715.8.11Poly-,P阱CMOS工艺流流程图5.1872表5.4一层多多晶硅硅,一一层金金属,n型衬底底CMOS的掩膜膜和典典型工工艺流流程73P阱硅栅栅CMOS工艺流流程在硅片片上生生长二二氧化化硅层层，然然后，，在二二氧化化硅上上面涂涂光刻刻胶，，通过过光刻刻确定P阱区。经曝曝光和和显影影之后后，将将P-杂质注注入（（或淀淀积和和扩散散）N-衬底，，如图图（a）是注注入P阱后硅硅片的的截面面图。。CMOS工艺主主要步步骤：：（a）确定定P阱位置置74（b）确定定有源源区面面积去掉光光刻胶胶和氧氧化层层，再再重新新生长长一层层薄氧氧化层层，然然后在在整个个硅片片上淀淀积一一层氮氮化硅硅，涂涂上光光刻胶胶，进进行曝曝光、、显影影和腐腐蚀来来去掉掉图形形内的的氮化化硅，，如图图（b）。75未被氮氮化硅硅覆盖盖的区区域叫叫场区区，为为了确确保在在各种种互连连线下下面不不会形形成寄寄生的的晶体体管，，需要要对场场区注注离子子。（c）生长厚和和薄的氧化化层76（d）制作多晶晶硅栅和互互连线然后，在整整个硅片上上，除了有有氮化硅的的区域外（（氮化硅阻阻止了氧化化层的生长长），生长长一层厚的的二氧化硅硅，如图（（c）。在厚氧氧化层（FOX)生成后，去去掉氮化硅硅和薄氧化化层，再生生长一层新新的薄氧化化层，下一一步是在整整个硅片上上淀积多晶晶硅。然后后光刻、曝曝光、显影影后腐蚀多多晶硅，只只留下做晶晶体管栅极极和互连线线的多晶硅硅。如图（（d)所示。77到此为止，，源和漏还还未形成，，但它们已已被定域在在没有被多多晶硅和场场氧化层覆覆盖的区域域。制作ＰＰ+源、漏区的的过程是：：将片子涂涂上光刻胶胶，把全部部P沟晶体管的的源、漏区区和Ｐ-材料（如P阱）和金属属接触的区区域等要进进行P+扩散的区域域，经过曝曝光、显影影后露出来来，进行注注入。光刻刻胶在注入入时起阻挡挡作用，同同时，多晶晶硅也起这这种作用。。同样的方方法，制作作Ｎ+源、漏区，，如图（e）。78（f）金属化和和钝化层再在硅片上上淀积一新新的厚氧化化层，采用用以前相同同的步骤将将接触孔的的位置定下下来，腐蚀蚀接触孔的的氧化层直直到露出硅硅表面为止止，去掉光光刻胶，在在硅片上淀淀积金属铝铝，光刻出出金属连线线并腐蚀掉掉不需要的的金属，为为了保护硅硅片不受化化学腐蚀和和划伤，在在表面上覆覆盖一层钝钝化层。刻刻出压焊区区（这是IC和其封装之之间的压焊焊区域）。。去掉上面面的钝化层层，如图（（f），这是一一个完整电电路的截面面图。79P阱CMOS工艺中，PMOS和NMOS结构805.8.2典型1P2Mn阱CMOS工艺主要步步骤图5.1981N阱CMOS的工艺流程程8283848586878889CMOS反相器电路路图和芯片片剖面示意意图图5.2090CMOS的主要优点点是集成密密度高而功功耗低，工工作频率随随着工艺技技术的改进进已接近TTL电路，但驱驱动能力尚尚不如双极极型器件，，所以近来来又出现了了在IC内部逻辑部部分采用CMOS技术，而I/O缓冲及驱动动部分使用用双极型技技术的一种种称为BiCMOS的工艺技术术。5.9BiCMOS工艺91BiCMOS工艺的特点点就是在CMOS工艺的基础础上加入双双极性器件件的特殊的的工序表5.592BiCMOS工艺下NPN晶体管的俯俯视图和和剖面图图5.2193作业：1.描述典型的的双极型硅硅晶体管制制作的工艺艺流程和特特点。2.简述一层多多晶一层金金属P阱CMOS的工艺流程程。9、静夜四无无邻，荒居居旧业贫。。。12月-2212月-22Wednesday,December7,202210、雨中黄黄叶树，，灯下白白头人。。。21:47:5921:47:5921:4712/7/20229:47:59PM11、以我我独沈沈久，，愧君君相见见频。。。12月月-2221:47:5921:47Dec-2207-Dec-2212、故人人江海海别，，几度度隔山山川。。。21:48:0021:48:0021:48Wednesday,December7,202213、乍见见翻疑疑梦，，相悲悲各问问年。。。12月月-2212月月-2221:48:0021:48:00December7,202214、他乡生白白发，旧国国见青山。。。07十二二月20229:48:00下下午21:48:0012月-2215、比不不了得得就不不比，，得不不到的的就不不要。。。。十二月月229:48下下午午12月月-2221:48December7,202216、行动出成成果，工作作出财富。。。2022/12/721:48:0021:48:0007December202217、做做前前，，能能够够环环视视四四周周；；做做时时，，你你只只能能或或者者最最好好沿沿着着以以脚脚为