计算机填空题

计算机填空题计算机填空题计算机填空题计算机填空题-第一章1．完好的计算机系统应包含配套的硬件设备和软件系统。2．计算机硬件包含运算器、控制器、储存器、输入设备和输出设备。此中运算器、控制器和储存器构成主机运算器和控制器可统称为CPU。3．基于储存程序原理的冯·诺依曼计算机工作方式的基本特色是按地址接见并次序执行指令。5．系统程序是指用来对整个计算机系统进行调换、管理、监察及服务的各种软件，应用程序是指用户在各自的系统中开发和应用的各种程序。6．计算机与平常使用的袖珍计算机的实质差别在于自动化程度的高低。7．为了更好地发挥计算机效率和方便用户，20世纪50年代发展了操作系统技术经过它对计算机进行管理和调换。8．指令和数据都存放在储存器中，控制器能自动鉴别它们。9．计算机系统没有系统软件中的操作系统就什么工作都不可以做。10．在用户编程所用的各种语言中与计算机自己最为亲近的语言是汇编语言。11．计算机独一能直接执行的语言是机器语言.12．电子计算机问世到现在计算机种类不停革故鼎新但仍旧保存储存程序的特色最早提出这类看法的是冯·诺依曼。13．汇编语言是一种面向机器的语言,对机器依赖性很强,用汇编语言编制的程序执行速度比高级语言快。14．有些计算机将一部分软件永久地存于只读储存器中称为固件。15．计算机将储存、运算逻辑运算和控制三部分合称为主机，再加上输入设备和输出设备构成了计算机硬件系统。16．1μs=10-6s，其时间是1ns的1000倍。17．计算机系统的软件可分为系统软件和应用软件，文本办理属于应用软件，汇编程序属于系统软件。18．指令的解说是由计算机的控制器来完成的，运算器用来完成算数和逻辑运算。23．储存器的容量可以用KB、MB和GB表示，它们分别代表210字节，220字节和230字节。24．计算机硬件的主要技术指标包含机器字长、储存容量、运算速度。第二章1.1946年研制成功的第一台电子计算机称为ENIAC。集成电路的发展，到当前为止，挨次经历了小规模集成（SSI）、规模集成（MSI）、大规模集成（LSI）和超大规模集成（VLSI）四个阶段。数控机床是计算机在过程控制方面的应用，邮局实现信件自动分拣是计算机在模式鉴别方面的应用。人工智能研究用计算机模拟人类智力活动的有关理论与技术，模式鉴别研究用计算机对物体、图像、语言、文字等信息进行自动鉴别。7.计算机在过程控制应用中，除计算机外，

A/D

变换器是重要部件，它能把模拟量变换成计算机能识其余信号。10.计算机按其工艺和器件特色，大体经历了四代变化，第一代从1946年开始，采纳电子管；第二代从1958年开始，采纳晶体管，第三代从1965年开始，采纳中小规模集成电路。第四代从1971年开始，采纳大规模和超大规模集成电路。11.电子计算机的英文名是Computer

，世界上第一台电子计算机命名为

ENIAC

，它是由宾夕法尼亚州立大学制成。数字计算机用来办理失散型的信息，而模拟计算机用来办理连续性的信息。以电压的高低来表示数值，其精度有限的计算机称为模拟计算机。14.将好多电子元件集成在一片芯片上称为IC。（用英文缩写字母表示）人工智能（简称AI）的目标是由人类将思虑力、判断力和学习力给予计算机。计算机发展到现在，固然与初期对比容颜全非，但储存程序的特色仍旧不变。操作系统最早出此刻第三代计算机上。网络技术的应用主要有电子商务、网络教育和敏捷制造等。多媒体技术是计算机技术和视频、音频及通讯技术集成的产物。在微型计算机广泛的应用领域中，财务管理属于数据办理方面的应用。21.在远程导弹系统中，将计算机嵌入到导弹内，这类计算机属于在计算机的应用领域中属于过程控制。

专用计算机，机器人属于人工智能领域的一项重要应用。把各种专家丰富的知识和经验以数据形式存于知识库内，经过专用软件，依据用户盘问的要求，向用户做出解答。这类系统平常被称作专家系统，属于人工智能领域的应用范围。第三章在做手术过程中，医生常常将手伸出等护士将手术刀递上，待医生握紧后，护士才松手。假如把医生和护士看作是两个通讯模块上述一系列动作相当于异步通讯中的全互锁方式。2.按联接部件不一样，总线可分为片内总线、系统总线和通讯总线三种。系统总线是连接CPU、主存、I\O之间的信息传递线，按传输内容不一样，又可分为地址线数据线和，控制线分别用来传递地址数据和控制信号、响应信号和时序信号。4.PlugandPlay的含义是即插即用。PCI总线标准拥有这类功能。5.一个总线传输周期包含申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。总线上的主模块是指对总线有控制权的模块，从模块是指被主模块接见的模块，只好响应从主模块发来的各种总线命令。总线的通讯控制主要解决通讯两方如何获知传输开始和传输结束，以及通讯两方如何协调如何配合平常有同步通讯异步通讯半同步通讯和分别式通讯四种。同步通讯的主要特色是通讯两方由一致时钟控制数据的传输，一般用于总线长度较短，总线上各部件存取时间比较一致的场合；异步通讯的特色是通讯两方没有公共的时钟标准，采纳应答方式通讯，一般用于总线上各部件速度不一致的场合。每个总线部件一般都配有三态门电路，以防范总线接见矛盾，当某个部件不占用总线时，由该电路严禁向总线发出信息。总线同步通讯影响总线效率的原由是一定按最慢速度的部件来设计公共时钟。11.在总线的异步通讯方式中，通讯的两方可以经过不互锁、半互锁和全互锁三种类型联系。13.按数据传递方式不一样，总线可分为串行传输总线和并行传输总线。单向总线只好将信息从总线的一端传到另一端，不可以反向传输。总线判优控制可分为集中式和分布式两种。16.在同步通讯中，设备之间没有应答信号，数据传输在公共时钟信号的控制下进行。17.在异步通讯中，没有固定的总线传输周期，通讯两方经过应答（握手）信号联系。18.在计数器准时盘问方式下，采纳每次从前一次计数的停止点开始计数的方式，可使每个设备使用总线的优先级相等。总线复用技术是指不一样的信号（如地址信号和数据信号）共用同一组物理学线路，分时使用，此时需配置相应的电路。半同步通讯既有一致的时钟信号，又同意不一样速度的模块友善工作，为此需增设一条“等候”（WAIT）响应信号线。第四章填空主存、快速缓冲储存器、通用存放器、磁盘、磁带都可以用来储存信息，按存取时间由快至慢摆列，其次序是通用存放器、快速缓存存放器、主存、磁盘、磁带。Cache、主存和辅存构成三级储存系统，分级的目的是提升访存速度，扩大储存容量。半导体静态RAM依照触发器原理储存信息，半导体动向RAM依照电容储存电荷原理储存信息。4．动向

RAM依照电容储存电荷的原理储存信息，

所以一般在

2ms时间内一定刷新一次，刷新与行地址有关，该地址由刷新地址计数器给出。7.半导体静态

RAM进行读/写操作时，一定先接受地址信号，再接受片选和读

/写信号。8.欲构成一个32K*8位的储存器，当分别采纳不一样规格的储存芯片刻，各需64、16和16片。

1K*4

位，16K*1

位，2K*8

位的三种用

9.欲构成一个64K*16位的储存器，若采纳32K*8位的储存芯片，共需4片；若选16K*1位的储存芯片，则需64片；若采纳1K*4位的储存芯片共需256片。10.用1K*1位的储存芯片构成容量为16K*8位的储存器共需128片，若将这些芯片分装在几块板上，设每块板的容量为4K*8位，则该储存器所需的地址码总位数是14，此中2位用于选板，2位用于选片，10位用于储存芯片的片内陆址。主存可以和缓存、辅存和CPU交换信息，辅存可以和主存交换信息，快速缓存可以和主存、CPU交换信息。缓存是设在CPU和主存之间的一种储存器，其速度与CPU速度般配，其容量与缓存中数据的命中率有关。储存器由m（m=1,2,4,8）个模块构成，每个模块有自己的地址和数据存放器，若储存器采纳模m编址，储存器带宽可增添到本来的m倍。21.设有八体并行低位交织储存器，每个模块的储存容量是64K*32位，存取周期是500ns,则在500ns内，该储存器可向CPU供给256位二进制信息，比单个模块储存器的速度提升了7倍。22.使用高速缓冲储存器是为认识决CPU和主存的速度般配问题，提升访存速度，缓存的地址对用户是透明的，储存管理主要由硬件实现。使用虚假储存器是为认识决扩大储存器容量问题，储存管理主要由硬件和操作系统实现。后一种状况下，CPU不直接接见第二级储存器。主储存器容量平常以KB为单位，此中K=1024。硬件的容量平常以GB为单位，此中G=2的30次方。主储存器位1MB即等于1024KB。25.当我们说16位微机的主储存器容量是字节储存空间，地址号从0到655359。

640KB时，表示主储存器有

655360将主存地址映照到Cache中定位成为地址映像，将主存地址变换成Cache地址称为地址表换，当新的主存块需要调入Cache中，而它的可用地址又被占用时，需依据替代算法解决调入问题。主存和Cache的地址的映像方法好多，常用的有直接映像、全相联映像组相联映像三种，在储存管理上常用的替代算法是先进先出算法和近期最少使用算法。28.Cache的命中率是指CPU要接见的信息已在Cache中的比率，命中率与Cache的块长和容量有关。29.FlashMemory拥有高性能、低功耗、高靠谱性以及瞬时启动的能力，常作为固态盘，用于便携式电脑中。30.在Cache-主存层次的储存系统中，储存管理常用的替代算法是LRU和FIFO，前者命中率高。31.虚假储存器指的是主存-辅存层次，它可给用户供给一个比实质主存空间大得多的虚假地址空间。32.Cache是一种高速缓冲题。现代的Cache可分为片载Cache分开设置。

储存器，用来解决CPU与主存之间速度不般配的问Cache和片外Cache两级，并将指令Cache和数据虚假储存器平常由主存和辅存两级构成。为了要运转某个程序，一定把逻辑地址映照到主存的物理地址空间上，这个过程叫地址映像。计算机的储存结构系统平常采纳层次结构。在选择各层次所用的器件时，应综合考虑速度、容量、成本、密度、能耗。在Cache-主存的地址映像中，全相联映像灵巧性强，全相联映像成本最高。在写操作时，对Cache与主存单元同时更正的方法称为写直抵法，若每次只暂时写入Cache，直到替代时才写入主存的方法称为写回法。一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变成直接映像；当n=M时，该Cache成为全相联映像。46.由容量为16KB的Cache和容量为16MB的主存构成的储存系统的容量为16MB。47.层次化储存器结构设计的依照是程序接见的局部性原理。48.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标志为9位，组地址为4位，字块内陆址为5位。49.在虚假储存器系统中，CPU依据指令生成的地址是逻辑地址（或虚假地址），经过变换后的地址是物理地址（或实质地址）。第五章1.I/O接口电路平常拥有选址、传丧命令、传递数据和反响设备状态功能。I/O的编址方式可分为不一致编址和一致编址两大类，前者需有独立的I/O指令，后者可经过访存指令和设备交换信息。I/O和CPU之间不论是采纳串行传归还是并行传递，它们之间的联系方式（准时方式）可分为马上响应、异步准时（采纳应答信号）、同步准时（采纳同步时标）三种。主机与设备交换信息的控制方式中，程序盘问方式主机与设备是串行工作的，中断方式和DMA方式主机与设备是并行工作的，且DMA方式主程序与信息传递是并行进行的。CPU在指令执行周期结束时刻采样中断央求信号（在开中断状况下），而在储存周期结束时刻采样DMA的总线央求信号。I/O与主机交换信息的方式中，程序盘问方式和中断方式都需经过程序实现数据传递，此中程序盘问方式表现CPU与设备是串行工作的。7．假如CPU处于开中断状态，一旦接受了中断央求，CPU就会自动关中断，防范再次接受中断。同时为了返回主程序断点，CPU需将程序计数器内容存至储存器（或货仓）中。中断办理结束后，为了正确返回主程序运转，并且同意接受新的中断，一定恢复存放器内容（或现场）和开中断。CPU响应中断时要保护现场，包含对PC内容和存放器内容的保护，前者经过件自动（或中断隐指令）实现，后者可经过件编程实现。

硬软9.求务和

一次中断办理过程大体可分为、中断判优、中断响应、中断返回等五个阶段。

中断请中断服为了反响外头设备的工作状态，在I/O接口中都设有状态触发器，常有的有“工作”触发器B、“完成”触发器D、“中断央求”触发器INTR和“中断障蔽”触发器MASK。D/A变换是将数字信号变换为模拟信号。12.A/D变换是将模拟信号变换为数字信号。依照主机与外设数据传输方式不一样，接口可分为并行数据接口和串行数据接口两大类，依照主机与外设交换信息的控制方式不一样，接口可分为程序型接口和DMA型接口。当前常采纳一个DMA控制器控制多个I/O设备，其种类分为选择型和多路型。此中选择型特别合适数据传输率很高的设备。多路型DMA控制器合适于同时为多个慢速外头设备服务，它又可以分为链式多路型和独立央求方式多路型。在DMA方式中，CPU和DMA控制器平常采用三种方法来分时使用主存，它们是停止CPU接见主存、周期挪用和DMA和CPU交替接见主存。显示设备种类众多，当前微机系统配有的显示器件有CRT显示器、液晶显示器和等离子显示器。显示器所显示的内容有字符、图形、图像三大类。一台微型计算机平常配置最基本的外面设备，即键盘、鼠标、显示器和打印机等。通道是拥有特别功能的办理器，它由I/O指令启动，并以执行通道指令完成外头设备与主存之间进行数据传递。利用访存指令与设备交换信息，这在I/O编址方式中称为一致编址。26.中断接口电路经过量地址送至CPU。

数据

总线将向I/O与主机交换信息共有程序盘问方式、程序中断方式、DMA方式和通道方式五种控制方式。

、若显示器接口电路中的刷新储存器容量为1MB，当采纳800×600的分辨率模式时，每个像素最多可以有216种颜色。终端由键盘和显示器构成，拥有输入和输出功能。激光打印机采纳了激光技术和照相技术。单重中断的中断服务程序的执行次序为保护现场、设备服务、恢复现场、开中断和中断返回。多重中断的中断服务程序的执行次序为保护现场、开中断、设备服务、恢复现场和中断返回。第六章1.计算机中广泛用二进制数进行计算、储存和传达，其主要原由是物理器件性能所致。2．在整数定点机中，机器数为补码，字长8为（含2位符号位），则所能表示的十进制数范围为-64至63，前者的补码形式为11000000，后者的补码形式为00111111。3．机器数为补码，字长16位（含1位符号位），用十六进制写出对应于整数定点机的最大整数的补码是7FFF，最小负数补码是8000。7．在整数定点机中，采纳1为符号位，若存放器内容为10000000，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为-0、-128、-127和128（均用十进制表示）。8．在小数定点机中，采纳1为符号位，若存放器内容为10000000，当它分别表示为原码、补码和反码时，其对应的分值分别为-0、-1和-127/128（均用十进制表示）。9．在整数定点机中，采纳1为符号位，如寄存器内容为11111111，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为-127、-1、-0和255（均用十进制表示）。在小数定点机中，采纳1位符号位，若存放器内容为1111111，当它分别表示为补码、原码和反码时，其对应的真值分别为-127/128、-1/128、和-0（均用十进制表示）。11．机器数字长为8为位（含1位符号位），当x=-128（十进制)时，其对应的二进制为-10000000，【x】原=不可以表示，【x】反=不能表示，【x】补=10000001，【x】移=00000000。17．设机器字长为8位（含1位符号位），若机器数为00H(十六进制)，当它分别代表原码、补码、反码和移码时，等价十进制整数分别为0、±0、0和-128。18．设计器字长为8位（含1位符号位），若机器数为80H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-0、-128、-127和±0。19．设计器字长为8位（含1位符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-1、-127、-126和+1。20．设计器字长为8位（含1位符号位），若机器数为FEH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-126、-2、-1和+126。设计器字长为8位（含1位符号位），若机器数为FFH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-127、-1、-0和+127。22．采纳浮点表示时，若位尾数为规格化形式，则浮点数的表示范围取决于阶码的位数，精度取决于尾数的位数，数符确立浮点数的正负。23．一个浮点数，当其尾数右移时，欲使其值不变，阶码一定增添。位数右移一位阶码加1。24．对于一个浮点数，阶码的大小确立了小数点的地址，当其尾数左移时，欲使其值不变，一定是阶码减少。25．采纳浮点表示时，最大浮点数的阶符必定为正，尾数的符号必定为正。最小浮点数的阶码必定为正，尾数的符号必定为负。26．移码常用来表示浮点数的阶码部分，移码和补码除符号位尾数外，其余各位数符。27．采纳浮点表示时，当阶码和尾数的符号均为正，其余的数字所有为1时，表示的是最大的浮点数。当阶码的符号为正，尾数的符号为负，其余数字所有为1时，这是最小的浮点数。28．设浮点数字长为24位，欲表示-6×104～6×104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取5位，尾数应取17位。按这样分配，这24位浮点数的溢出条件是阶码大于+31。429．已知16位长的浮点数，欲表示-3×10～43×10之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取4位，尾数应取10位。这类格式的浮点数（补码形式），当阶码小于-16时，按机器零办理。当0>x>-1时，满足[x]原=[x]补的x值是-1／2；当0>x>-27时，满足[x]原=[x]补的x值是-64。31．最少需用17位二进制数可表示任一五位长的十进制数。32．设24位长的浮点数，此中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采纳规格化形式，则它能表示的最大正数真值是231×（1-217），非零最小正数真值是2-33，绝对值最大的负数真值是-231，绝对值最小的负数真值是2-32×（-2-1-217）（均用十进制表示）33．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则在32位二进制补码浮点规格化数对应的十进制真值范围内：最大正数为2127×（1-2-23），最小正数为2-129，最大负数为2-128×（-2-1-223），最小负数为-2127。34．设机器数字长为8位（含1位符号位），对应十进制数x=-0.6875的[x]原为1.1011000，[x]1.0100111，[-x]0.1011000，[-x]

补为1.0101000，[x]反为原为0.1011000，[-x]补为反为0.1011000。35．设机器数字长为8位（含1位符号位），对应十进制数x=-52的[x]原为1，0110100，[x]补为1，1001100，[x]反为1，1001011，[-x]原为0，0110100，[-x]补为0，0110100，[-x]反为0，0110100。36．补码表示的二进制浮点数，尾数采纳规格化形式，阶码3位（含阶符1位），尾数5位（含1位符号位），则所对应的最大正数真值为7.5，最小正数真值为1／32，最大负数真值为-9／256，最小负数真值为-8（写出十进制各位数值）。39．已知十进制数x=-5.5,分别写出对应8位字长的定点小数（含1位符号位）和浮点数此中阶符1位，阶码2位，数符1位，尾数4位）的各种机器数，要求定点数比率因子采纳2-4，浮点数为规格化数，则定点表示法对应的[x]原为1.0101100，[x]补为1.1010100，[x]反为1.1010011，浮点表示法对应的[x]原为0,11;1.1011，[x]补为0,11;1.0101，[x]反为0,11;1.0100。42．在计算机中，一个二进制代码表示的数可被理解为指令或数据或字符或地址或逻辑值。43．已知[x]补=x0。x1x2xn,则[-x]补=x0x1x2x3xn+2-n。第七章1.指令字中的地址码字段（形式地址）有不一样的含意，它是经过寻址方式表现的，由于经过某种方式的变换，可以得出有效地址。常用的指令地址格式有零地址、一地址、二地址和三地址四种。在非马上寻址的一地址格式指令中，此中一个操作数经过指令的地址字段安排在存放器或储存器中。在二地址格式指令中，操作数的物理地址有三种形式，它们是存放器--存放器型、存放器--储存器型和储存器--储存器型。4.对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，此中一个操作数平常隐含在累加器中。5.马上寻址的指令其指令的地址字段指出的不是操作数的地址，而是操作数自己。6.存放器直接寻址操作数在存放器中，存放器间接寻址操作数在存储器中，所以执行指令的速度前者比后者快。24.RISC的英文全名是ReducedInstructionSetComputer中文含义是精简指令系统计算机;CISC是ComplexInstructionSetComputer，它的中文含义是复杂指令计算机。25．RISC指令系统采纳使用频度较高的一些简单指令，复杂指令的功能由简单指令的组合来实现。其指令长度固定，指令格式种类少，寻址方式种类少，只有取数/存数指令接见储存器，其余指令的操作都在存放器之间进行，且采纳流水线技术，大部分指令在一个时钟周期时间内完成。26．操作数由指令直接给出的寻址方式为马上寻址。27．只有操作码没有地址码的指令称为零地址格式指令。28．在指令的执行阶段需要两