《数字电子技术基础（第五版）》配套教学课件

数字电子技术基础

（第五版）航空航天

火星探测器机器人电子技术的应用数码相机计算机数码摄像机彩色打印机彩色投影机模拟音频系统和数字音频系统的对比

(a)正弦波(b)三角波(c)调幅波(d)阻尼振荡波用逻辑电平表示数字信号

16位数据信号的图形模拟信号：时间和数值上连续的信号。数字信号：时间和数值上是离散的信号。电路简单,便于大规模集成抗干扰能力强，精度高可编程性强便于长期存储，使用方便加密性好

处理模拟信号的电路称为模拟电路。处理数字信号的电路称为数字电路。数字电路与模拟电路相比较，具有以下特点：

掌握基本概念、基本电路、基本分析方法。具有能够继续深入学习和接收电子技术新发展的能力，将所学知识用于本专业的能力。

课程目的答疑地点：主楼612房间；答疑时间：周四14:30--16:30；交作业时间：上课铃响之前。分析方法、设计方法中规模集成芯片（如74138、74153）

逻辑代数

组合电路时序电路是数学工具，是钥匙分析方法、设计方法中规模集成芯片（如74160

）逻辑代数

时序电路组合电路怎样学好数字电子技术数字化已成为当今电子技术的发展潮流。数字电子技术是计算机和数字通信的硬件基础。第二章逻辑代数基础

第三章门电路第四章组合逻辑电路第五章触发器第六章时序逻辑电路第七章半导体存储器28224222教学安排6第九章数-模和模-数转换第八章脉冲波形的产生与整形第一章数制和码制

课程教材及主要参考书数字电子技术基础（第五版）——

阎石主编高等教育出版社DigitalLogicCircuitAnalysis&Design——

（美）VictorPNelson等著,清华大学出版社数字电子技术基础第五版习题解答——

阎石主编高等教育出版社虚拟电子实验室multisim7&ultiboard7——

路而红主编邮电出版社作业成绩考勤期中测验成绩成绩评定

(平时成绩)课堂答题:+平时成绩10分/次第一章数制和码制

各种计数体制及其表示方法。

几种计数体制之间的相互转换。

码制及常用编码。十进制=3

102

+

3101+

3100+610-1

+510-2权权权权权3)不同数位上的数具有不同的权值10i(333.65)102)进位规律为“逢十进一”。(D)10

=Kn-110n-1++K1101+K0100+K-110-1++K-m10-m特点：1)每一位采用数码0~9。计数基数为10。一、数制1二进制3)不同数位上的数具有不同的权值2i2)进位规律为“逢二进一”。(D)2

=Kn-12n-1++K121+K020+K-12-1++K-m2-m特点：1)每一位采用数码0~1。计数基数为2。

十六进制

(D)16

N进制

(D)N

234十进制非十进制非十进制十进制二进制十六进制十六进制二进制非十进制之间的转换十进制与非十进制之间的转换二、数制转换1、非十进制转换成十进制方法：将相应进制的数按权展开为多项式，按十进制求和。(A8C.C)16

=A×162+8×161+C×160+C×16-1=2560+128+12+0.75=2700.75例：2、十进制转换成二进制例1将十进制数

(26)10转换成二进制数

2613

631

222220

读数顺序(26)10=

(11010)2……余数0k0……余数1k1……余数0k2……余数1k3……余数1k4解：如是整数，采用“除2取余法”转换:例2将十进制数(0.39)10转换成二进制数，保留小数点后5位。解：如是小数，采用“乘2取整法”转换:0.39×2=0.78……0……k-1 0.78×2=1.56……1……k-2 0.56×2=1.12……1……k-3 0.12×2=0.24……0……k-4 0.24×2=0.48……0……k-5读数顺序2、十进制转换成二进制故(0.39)10=(0.01100)23、二进制转换成十六进制

从小数点开始，将二进制数的整数和小数部分每四位分为一组，不足四位的分别加“0”补足，然后每组用等值的十六进制码替代。例：（111011.10101）2=（）16

（3B.A8）16

111011.10101小数点为界00000B3A8代码：表示不同事物的数码码制：编制代码时遵循的规则用二进制码表示十进制数的编码方法称为二-十进码，即BCD码。有权码：四位二进制码中的每一位都对应有固定的权值。

(例:8421、2421、5211)无权码：四位二进制码中的每一位没有固定的权值。

(例:余3码、余3循环码)三、码制1、BCD码常见的BCD码十进制数8421码012345678900000001001000110100010101100111100010012421码

余三码余三循环码8421b3b2b1b0位权0000000100100011010010111100110111101111001101000101011001111000100110101011110000100110011101010100110011011111111010102421b3b2b1b0无权无权2、格雷码（GrayCode）又称为循环码。特点：任意两组相邻码之间只有一位不同。3、美国信息交换标准代码（ASCII）它是世界上通用的一种国际标准码。广泛用于计算机及通信领域。ASCII码由7位二进制数码构成，可以为128个字符编码。原码、反码和补码

原码(trueform)最高位为符号位，其余为数值位。例：求二进制数+1010和-1010的原码。符号位的0正数符号位的1负数+1010的原码是：01010-1010的原码是：11010?

反码(one’scomplement)

正数的反码和原码相同；负数反码的数值位是原码的数值位按位取反。 例：求二进制数+1010和-1010的反码。+1010的反码是：01010-1010的反码是：10101?

补码(two’scomplement)

正数的补码是它本身（原码），负数的补码是原码数值位逐位取反加1。例：求二进制数+1010和-1010的补码。+1010的补码是：01010-1010的补码是：10110?1001-01010100

01001+11011100100计算机中为了简化运算电路结构，是用补码加法运算代替二进制数的减法运算。

把两个带符号加数写成补码形式；进行补码加法,即得补码形式的和。舍去最高进位补码应用

本章小结

掌握各种计数体制及其表示方法。

掌握几种计数体制之间的相互转换。

理解码制及常用编码。2.1概述2.2逻辑代数中的三种基本运算2.3逻辑代数的基本公式和常用公式2.4逻辑函数及其表示方法2.5逻辑函数的化简方法2.6具有无关项的逻辑函数及其化简第二章逻辑代数基础2.1概述逻辑变量0011逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑状态。2.2逻辑代数中的三种基本运算与运算或运算非运算逻辑表达式Y=A·B=AB与逻辑真值表与逻辑关系表开关A开关B灯Y断断断合合断合合灭灭灭亮ABY101101000010逻辑符号只有决定某一事件的所有条件全部具备，这一事件才能发生。与逻辑Y逻辑表达式Y=A+B或逻辑真值表逻辑符号只有决定某一事件的一个或一个以上条件具备，这一事件才能发生。ABY101101001110或逻辑Y当决定某一事件的条件满足时，事件不发生；反之事件发生。非逻辑真值表逻辑符号AY0110逻辑表达式Y=A’非逻辑YY=(AB)’Y=(A+B)’Y=(AB+CD)’复合逻辑与非逻辑与或非逻辑或非逻辑异或运算ABY101101001100逻辑表达式Y=AB=A’B+AB’

ABY101101000011同或运算逻辑表达式Y=AB=(AB)’

=A’B’+AB逻辑符号逻辑符号2.3逻辑代数的基本公式和常用公式A·

0=0

A+1=1

A

·

1=AA+0=AA

·

A´=0A+A´=1

A

·

A=AA+A=A

(A

·

B)´=A´+B´(A+B)´=A´B´(A´)´=A

摩根定理2.3.1基本公式………2.3.2常用公式AB+AB´=AA+AB=AA+A´B=A+BAB+A´C+BC=AB+A´CA（A+B）=A2.4逻辑函数及其表示方法当输入逻辑变量的取值确定之后，输出的取值随之确定，这种函数关系称为逻辑函数。记为：Y=F（A，B，C，...）真值表逻辑函数式

逻辑图波形图2.4.1逻辑函数2.4.2逻辑函数的表示方法1、真值表00000100101110011011101100011100ABCＹ2、逻辑函数式Ｙ=（B+C）A3、逻辑图4、波形图Ｙ表示方法之间的相互转换真值表=>逻辑函数式方法：挑出真值表中函数值为1的项将输入变量取值组合写成乘积项若输入变量为1，用原变量表示若输入变量为０，用反变量表示将这些乘积项作逻辑加。A´BC´AB´C´ABC00000100101110011011101101100100ABCＹ真值表Ｙ=A´BC´

+AB´C´

+ABC真值表波形图逻辑图函数式方法：在表中列出输入变量取值的所有组合（n个输入变量共2n

种组合），再分别求出对应的输出值。逻辑函数式=>真值表将运算关系用图形符号表示出来。将输入输出变量取值按时间顺序排列起来。2.4.3逻辑函数的两种标准形式一、最小项n个变量有2n个最小项，最小项记作mi例：列出3个变量的23个最小项及其编号m0m1m2m3m4m5m6m700000101001110010111011101234567n个变量的逻辑函数中，包括全部n个变量的乘积项。（每个变量只能以原变量或反变量的形式出现一次）最小项二进制数十进制数编号A´B´C´A´B´CA´BC´A´BC

AB´C´AB´CABC´ABC

001ABC000m0m1m2m3m4m5m6m7A’B’C’A’B’CA’BC’A’BCAB’C’AB’CABC’ABC100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111最小项的性质：任意两个不同最小项的乘积为0。全部最小项之和为1。任意一组变量取值，有且只有一个最小项的值为1。相邻最小项之和可以合并为一项并消去一个因子。相邻：两最小项仅有一因子不同，则称它们相邻。二、标准与或式（最小项表达式）F(A,B,C,D)=A´B´C´D´+A´B´C´D+A´BC´D+AB´C´D´例：求F（A,B,C）=（A+B´）´+A´B´C的最小项之和形式。解：F（A,B,C）=A´B+A´B´C=A´B（C´+C）+A´B´C=A´BC´+A´BC+A´B´C=∑m(1,2,3)2.5逻辑函数的化简方法或―与式与―或式与非―与非式或非―或非式与或非式逻辑函数表达形式的变换F(A,B,C)=AB+A´C=(A+C)(A´+B)=((AB)´·(A´C)´)´=((A´+B)´+(A+C)´)´=(AB´+A´C´)´函数简化的依据

逻辑电路所用门的数量少

每个门的输入端个数少降低成本,提高电路的工作速度和可靠性最简与或式与或表达式的乘积项最少，乘积项中变量的个数最少。2.5.1公式化简法并项法AB´+AB=A吸收法A+AB=A消因子法A+A´B=A+B配项法A+A=A消项法

AB+A´C+BC=AB+A´C2.5.2卡诺图化简法卡诺图的构成卡诺图是最小项的图形表示，使逻辑相邻最小项几何位置相邻。ABABAB1010m0m1m2m3AB00011011m0m1m2m3mi二变量卡诺图A´B´A´BA´B´AB´AB1010

n变量函数卡诺图有2n个小方格，分别对应2n个最小项。

几何相邻最小项之间具有逻辑相邻性。几何相邻：邻接、相对（行列两端）和对称方格均属相邻。m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m110001111000011110ABCD三变量卡诺图四变量卡诺图ABC0100011110m0m1m2m3m4m5m6m7特点：用卡诺图表示逻辑函数1、函数真值表函数卡诺图方法：将真值表中的F值填入卡诺图中相应格中。ABCF0000010100111001011101110011100111100001A0100011110BC2、函数式函数卡诺图方法：1）函数式最小项之和形式函数卡诺图

2）函数式与或式函数卡诺图BC在卡诺图中，找出所有含乘积项因子的方格添1。11111000Y=AB+CABC0100011110AA´B´C´用卡诺图化简逻辑函数一、合并最小项规则1、两相邻最小项合并情况直接读圈方法确定圈占据的行列。舍去行列中发生变化的变量。其余变量相与构成合并项（0反1原）。A´CB´C01101110A0100011110BCAC´0100011110001110CDAB11000100010011002、四相邻最小项合并情况3、八相邻最小项合并情况0011111110100011110001110CDAB10000000100011110001110CDAB11010111111101011、将函数填入卡诺图2、选画适当的圈3、将合并项相加卡诺图化简法的步骤注意：圈尽可能少——乘积项最少。圈尽可能大——乘积项中因子最少。所有1都要圈到。1可以重复圈，但是每个圈中必须有新的1。例：将F=A´C´D´+AB+B´C´D+A´BC+AC化为最简与或式。

解：0100011110001110CDAB1111111111000011ACADBCA´B´C´BD´例：将F=A´C´D´+AB+B´C´D+A´BC+AC化为最简与或式。

F=AC+BC+AD+BD´+A´B´C´解：0100011110001110CDAB1111111111110000对函数Y卡诺图，圈1可得Y的最简与或式。圈0可得Y的最简与或非式。2.6具有无关项的逻辑函数及其化简约束项

任意项

在输入变量的某些取值下，函数值为1或0皆可，不影响电路功能，在这些变量取值下，其值等于1的最小项称为任意项。不会（或不允许）出现的变量取值对应的最小项。特点：恒为零。

无关项：约束项和任意项的统称。无关项在化简逻辑函数中的应用因为无关项是不会出现的项，或是对函数值无影响的项，所以将其对应函数值取为0还是取为1都可以。在卡诺图中，无关项所对应的小方格内填×或Φ。公式法：在函数式中加上或去掉约束项不会影响函数值。卡诺图法：约束项对应方格填。根据化简需要将看成0或看成1。圈意味式中加约束项不圈意味式中不加约束项圈不圈圈要少要大解：填函数的卡诺图1111111××××化简不考虑约束条件时：考虑约束条件时：F=A´D´+B´D´+A´B´C

F=D´+B´C

0100011110001110CDAB00000无关项在化简逻辑函数中的应用0100011110001110CDAB1111111××××00000例：已知函数：

求其最简与或式本章小结掌握逻辑代数的基本公式和常用公式掌握逻辑函数四种表示方法掌握逻辑函数的两种化简方法第三章门电路3.1概述3.2半导体二极管门电路3.3CMOS门电路3.4TTL门电路目标：了解逻辑门电路构造，认识各种集成门电路芯片，了解其逻辑功能、电气特性及其合理使用3.1概述在数字电路中，用高、低电平来表示1和0两种逻辑状态。门电路：实现基本逻辑运算和复合逻辑运算的单元电路。高电平---逻辑1低电平---逻辑0正逻辑高电平---逻辑0低电平---逻辑1负逻辑可控开关单开关电路互补开关电路逻辑门电路的分类按逻辑功能分类：与门、或门、非门、与非门、或非门、与或非门、异或门、三态门、传输门等。按工艺不同分类：

TTL电路（TransistorTransistorLogic）

CMOS电路（ComplementaryMetalOxideSemiconductor）按集成度分类：

SSI（10以下个等效门）、MSI（<102个等效门）

LSI（<104个等效门）、VLSI（>104个以上等效门）外加正向电压，D导通。相当开关闭合。外加反向电压，D截止。相当开关打开。3.2半导体二极管门电路3.2.1二极管的开关特性3.2.2二极管与门Y3.2.3二极管或门Y3.3CMOS门电路3.3.1MOS管的开关特性金属-氧化物-半导体场效应管（MOS管）源极S栅极G漏极D衬底BN沟道增强型MOS管P沟道增强型MOS管MOS管基本开关电路若vI=VIL=0，MOS管截止，vo=VOH=VDD。若vI=VIH=VDD，MOS管导通，vo=VOL=0。N沟道增强型MOS管MOS管基本开关电路若vI=0，MOS管截止，vo=-VDD。若vI=-VDD，MOS管导通，vo=0。P沟道增强型MOS管NNP发射极E基极B集电极C发射结集电结emitterbasecollectorNPN型晶体管ECB3.4TTL门电路双极型三极管基本开关电路PNP型晶体管ECB3.4TTL门电路双极型三极管基本开关电路若vI=VIL=0V，vBE=0V，iB=0A，三极管截止，vo=VOH=VCC。若vI=VIH=VCC，三极管饱和导通，vo=VOL=0V。TTL反相器的典型电路

电压传输特性输入低电平VIL

输出高电平VOH输入高电平VIH

输出低电平VOL；阈值电压VTH输出电压随输入电压变化的特性TTL门CMOS门TTL逻辑电路的特点是：速度快，但是集成度低、功耗大。目前广泛应用于中、小规模集成电路。TTL门输入端悬空相当输入高电平。（不提倡）CMOS逻辑电路的特点是：制造工艺简单，集成度高，便于大规模集成；工作电源允许变化的范围大，抗干扰能力强；功耗低；输入阻抗高。抗静电能力较差。CMOS门输入端不允许悬空。TTL逻辑电路与CMOS逻辑电路比较7400两输入四与非门管脚图相同品种类型代码的逻辑电路，逻辑功能及引脚排列相同。7400、74LS00、74ALS00、74HC00小结理解TTL门电路、CMOS门电路的特点。理解高、低电平含义。第四章组合逻辑电路组合逻辑电路的特点组合逻辑电路的分析与设计方法常用组合逻辑电路的工作原理及其应用加法器、比较器、译码器、编码器、选择器组合逻辑电路中的竞争和冒险现象组合逻辑电路的分析与设计方法常用中规模集成组合逻辑电路的应用重点4.1概述数字电路的分类由于逻辑功能的特点不同，数字电路可以分为两大类。组合逻辑电路、时序逻辑电路组合逻辑电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。写逻辑表达式并化简F=((AB)´·

(BC)´·

(AC)´)´=AB+BC+AC例1：试分析图示逻辑电路的功能。ABCF00000010010001111000101111011111列真值表判断说明：输入变量1的个数大于0的个数时，输出F为1；该电路称：三人表决电路4.2组合逻辑电路的分析方法与设计方法例2：试分析图示逻辑电路的功能。（2）列写真值表（1）求输出函数表达式并化简S=A´B+AB´=A⊕BC=AB（3）逻辑功能：一位加法器(半加器)

输入输出

ABSC0000011010101101分析方法:根据给定的逻辑电路求其逻辑功能说明电路逻辑功能函数真值表逻辑函数式组合逻辑电路说明电路逻辑功能函数真值表逻辑函数式组合逻辑电路逻辑函数式

函数变换/化简逻辑电路图

SSI电路实现：函数：最简形式

MSI电路实现：函数：适当形式

逻辑抽象确定输入输出变量；定义逻辑状态；列写真值表根据给定的实际问题，求实现这一逻辑功能的最简逻辑电路。逻辑电路设计设计一个监视交通信号灯工作状态的逻辑电路。正常情况：任何时刻有且只有一盏灯亮。其余状态为故障情况，要求输出故障信号。RAGZ00010010010001111000101111011111真值表（1）逻辑抽象：定义输入和输出，求满足题目要求的真值表（2）根据真值表求最简表达式Z=RA+AG+RG+R´G´A´输入：R、A、G：灯亮为1，灯灭为0输出：Z：有故障为1，无故障为0（3）选择器件，画逻辑图方案一：使用的门不受限制Z=RA+AG+RG+R´G´A´方案二：用与非门Z=RA+AG+RG+R´G´A´=((RA+AG+RG+R´G´A´)´)´=((RA)´·(AG)´·(RG)´·(R´G´A´)´)´4.3若干常用的组合逻辑电路4.3.1、编码器编码的概念用数码信号表示特定对象的过程称为编码。二进制编码用多位二进制数形成一组二进制代码，如果将代码赋予特定的含义，就称为二进制编码。一、普通编码器

特点：任何时刻只允许一个输入信号为有效。

输入

输出

10000000010000000010000000010000000010000000010000000010000000010000010100111001011101113位二进制编码器真值表二进制编码约束项逻辑电路图二、优先编码器

特点：允许多个输入信号同时有效，编码器只对其中优先权最高的输入信号进行编码。

选通输出扩展输出选通输入编码输出编码输入二、优先编码器优先顺序表示输入低电平有效110110

01表示输出反码010选通端：输入低电平有效00：表示芯片工作，且无编码输入0：表示芯片工作，且有编码输入01

输入

输出1000000000xxxxxxxx11111111xxxxxxx0xxxxxx01xxxxx011xxxx0111xxx01111xx011111x0111111

0111111111111100000101001110010111011111011010101010101010S´I0´I1´I2´I3´I4´I5´I6´I7´Y2´Y1´Y0´YS´YEX´74HC148优先编码器功能表常用译码器：二进制译码器；二—十进制译码器；显示译码器译码器功能：将每个输入的二进制代码译成对应的输出高、低电平信号。译码器是编码器的逆操作。4.3.2译码器3线-8线译码器A2A1A0Y7Y0一、二进制译码器原码输入控制输入译码输出（低电平有效）０１１１１１１１０１１１００译码输入：n位二进制代码；译码输出：2n个输出信号。74HC138功能表

输入

输出

0xxx1000100110101011110011011110111111111111

0111111110111111110111111110111111110111111110111111110111111110

S1

S2S3A2´A1´A0´Y0´Y1´Y2´Y3´Y4´Y5´Y6´Y7´74ＨＣ138逻辑图

译码器输出是三个输入变量所有最小项的反码输出各输出端的逻辑表达式，当S1=1，S2´=0，S3´=0时，Y0´=(A2´A1´A0´)´=m0´Y1´=(A2´A1´A0

)´=m1´……Y7´=(A2A1A0

)´=m7´即：Yi´=mi´用译码器设计组合逻辑函数n位二进制译码器的输出给出了n变量的全部最小项。所有组合逻辑函数都可转化成最小项之和的形式。用n位二进制译码器和适当的门能获得n变量组合逻辑函数。3线-8线译码器可实现任何3变量的逻辑函数。4线-16线译码器可实现任何4变量的逻辑函数。例：已知组合逻辑函数：F=AB´C+BC´+A´C´，用74HC138译码器实现逻辑函数，画出电路连线图。F＝A´B´C´＋A´BC´+

AB´C+ABC´

=m０＋m2＋m５＋m６步骤１：将函数变换为最小项之和的形式：Ｆ=(m０´·m2´·m５´·m６´)´步骤２：将函数变换与非与非式的形式：步骤３：用74ＨＣ138和与非门实现令A2=A，A1=B，A0=C令Ｓ１=１，Ｓ２=０，Ｓ３=０4线-10线译码器A3A2A1A0F9F0二、二—十进制译码器功能:将10个输入的BCD码译成10个高低电平输出信号。74HC42特点:输出低有效部分译码，把BCD码以外的六个输入看作伪码当输入为伪码时译码器“拒绝翻译”（所有输出均为高电平）三、显示译码器功能：将4位二进制代码，译为数码显示器所需的信号。如七段数码显示器，则译为7个显示信号，通过数码管显示相应的数字。半导体数码管：亮度高、响应速度快。工作电流大。液晶数码管：功耗极低；响应速度低、亮度差。共阴极数码管7447：输出低电平有效，用于共阳极数码管7448：输出高电平有效，用于共阴极数码管共阳极数码管无关项其他012345678911111100110000110110111110010110011101101110111111110000111111111110110000000100100011010001010110011110001001abcdefgABCD显示数字输出输入abcdef4.3.3数据选择器功能：在控制信号作用下，能从多路数据中选择一路输出。A1A0Y数据输入数据输出地址输入4选1数据选择器S’YS´=0：´=Y=A1´A0´·D10+A1´A0·D11+A1A0´·D12+A1A0·D13

=∑mi·Di

0D0D1D2D3任意0001101110000YA1

A0S´74HC153双四选一数据选择器控制输入地址输入数据输出数据输入S´=1：Y=0，用数据选择器设计组合逻辑电路方法：将函数转化为与数据选择器输出Y对应的形式。选择两变量对应A1A0

，另一变量以适当形式（原变量，反变量，0，1）对应Di。即可实现3变量函数。´Y=A1´A0´·D10+A1´A0·D11+A1A0´·D12+A1A0·D13

用8选1实现3变量或4变量组合函数用4选1实现2变量或3变量组合函数例1：用双四选一数据选择器74HC153设计组合逻辑电路：（1）设计函数的形式转换（2）对照方程，令数据选择器的输入为：A1=A，A0=G，D0=R´，D1=D2=R，D3=1（3）画电路图：Z=R´A´G´+RA´G+RAG´+R´AG+RAG

Z=R´(A´G´)+R(A´G)+R(AG´)+R´(AG)+R(AG)

Y=A1´A0´·D0

+

A1´A0·D1+A1A0´·D2+A1A0·D3

=(A´G´)

R´+(A´G)R+

(AG´)

R+

(AG)

·1

例2：用八选一数据选择器74HC151设计组合逻辑电路：（1）设计函数的形式转换（2）对照74HC151输出方程，令数据选择器的输入为A2=R，A1=A，A0=G，D0=D3=D5=D6=D7=1，D1=D2=D4=0（3）画电路图Z=R´A´G´+RA´G+RAG´+R´AG+RAG

Z=R´A´G´·1+R´A´G·0+R´AG´·0+R´AG·1

+RA´G´·0+RA´G·1+RAG´·1+RAG·1

4.3.4加法器（1）半加器功能：不考虑低位进位将两个一位二进制数相加。a.列写半加器真值表

输入输出加数A被加数B和S进位CO0000011010101101b.求输出函数表达式c.画逻辑图半加器逻辑符号S=A´B+AB´=A⊕BC=AB功能：考虑低位进位将两个一位二进制数相加。全加器0010100110010111000001010011100101110111S

COA

B

CI多位加法器工作原理超前进位加法器特点：进位信号逐级传递，因此运算速度较低，但结构比较简单。特点：低位的进位用并行的电路同时产生出来，因此运算速度较快，但结构较复杂。例：试用四位加法器实现8421BCD码至余3码的转换。输入输出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3.5数值比较器功能：对两个相同位数的二进制数进行大小比较.一位数值比较器输入输出ABY（A<B)Y（A=B)Y（A>B)000100110010001110104位数值比较器74LS85输入：四位二进制A3A2A1A0四位二进制数B3B2B1B0010控制输入端：100001100001100001100001010××××××A0>

B0A0<

B0A0=

B0××××A1>

B1A1<

B1A1=

B1A1=

B1A1=

B1××A2>

B2A2<

B2A2=

B2A2=

B2A2=

B2A2=

B2A2=

B2A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3FA>BFA=BFA<BA0B0A1B1A2B2A3B3输出输入4位数值比较器74LS85例：用两片4位比较器实现两个八位二进制数的比较

解：用两片4位比较器实现，低位输出与高位控制输入连接。4.4组合逻辑电路中的竞争-冒险现象一、竞争冒险现象及其产生的原因1.竞争：两个输入信号同时向相反的逻辑电平跳变的现象。2.竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。AA’’BttttFAA’’BFttttAA’’BF理想输出忽略传输时间设A、B信号路径不同，变化有先有后，当A、B信号同时向相反方向变化时，会产生竞争冒险现象。消除竞争冒险的方法接入滤波电容引入选通脉冲修改逻辑设计简单易行，但使输出波形边沿变差。对脉冲出现时间和宽度有严格要求。局限性大。第五章触发器重点：触发器的触发方式与动作特点触发器的逻辑功能及其描述方法触发器：能存储1位二进制信息的基本单元电路触发器两个基本特点：具有两个能自行保持的稳定状态:0和1在触发信号作用下，根据不同输入信号可以置成０、１状态

触发器的分类：按触发方式分类：电平触发、边沿触发型触发器等。按逻辑功能分类：RS、JK、D、T触发器等。1概述Q和Q’：正常情况下互补。Q=0，Q’=1，称触发器为0状态（存储0）。Q=1，Q’=0，称触发器为1状态（存储1）。S：置位端（或置1端）。R：复位端（或置0端）。Q：原状态或初态Q＊：新状态或次态一、电平触发SR触发器时钟信号(CLK)2电平触发的触发器R

S

Q

Q*00 0000 1 101 0 101 1100 0101011001110保持置1置０

不允许特性表CLK=1时一、电路结构及工作原理二、电平触发方式的动作特点CLK=0期间，触发器状态不变。CLK=1期间，触发器状态受SR控制。CLKSRQ＊

0Q100Q10101101111

特性表CLKSRQQ’根据输入画电平触发SR触发器的输出波形。(初态为0)CLKSRQ＊

0Q100Q10101101111

CLKDQ＊

0Q100111

二、电平触发D触发器动作特点触发器的次态仅取决于时钟上升沿（或下降沿）到来时的输入。特性表CLKDQ*

0Q100111

电平触发D触发器符号1DC1DCLKQQ’CLKDQ*

Q↑00↑11边沿D触发器3边沿触发的触发器凡在时钟作用下逻辑功能符合如下特性表者称SR触发器。Q*=S+R’QSR=0R S Q Q*

0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0

1 1 1

特性表特性方程4触发器的逻辑功能及其描述法一、SR触发器凡在时钟作用下逻辑功能符合如下特性表者称JK触发器。J K Q Q*

0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1

1 1 10

特性表特性方程Q*=JQ’

+K’Q1JC11KJKQ’QCLK二、JK触发器凡在时钟作用下逻辑功能符合如下特性表者称D触发器。特性表特性方程Q*=DD

Q

Q*000

010

101

111 三、D触发器凡在时钟作用下逻辑功能符合如下特性表者称T触发器。T

Q

Q*000

011

101

110 Q*=TQ特性方程特性表四、T触发器1JC11KJKQ’QCLK触发器的电路结构与逻辑功能的关系同样电路结构的触发器可以具有不同逻辑功能.同样逻辑功能的触发器可以具有不同电路结构。例1：已知CLK、A、B波形，求Q波形。设触发器初态为零。例2：在一系列CLK脉冲作用下，求Y波形。设触发器初态均为零。ABCLK1DC11JC11KCLKY1F1F2Q1Q21JC11KCLKABQ本章小结掌握逻辑功能表示方法特性表、特性方程、掌握逻辑功能表示方法掌握触发器逻辑功能SR触发器、JK触发器、T触发器、D触发器掌握触发器逻辑功能掌握触发器动作特点电平触发器、边沿触发器掌握触发器动作特点掌握触发器基本特点掌握触发器基本特点第六章时序逻辑电路

概述时序逻辑电路分析

若干常用时序逻辑电路时序逻辑电路设计时序逻辑电路的分析与设计方法常用中规模集成时序逻辑电路的应用重点时序逻辑电路的逻辑功能特点逻辑电路分为两类组合逻辑电路电路某时刻的输出不仅取决于该时刻电路的输入还取决于电路原来的状态组合逻辑电路时序逻辑电路

电路某时刻的输出只与该时刻电路的输入有关。时序逻辑电路6.1概述1

10001100010011串行加法器101+001=110时序逻辑电路的逻辑结构特点组合电路存储电路y1yjz1zkq1qlx1xi输入信号存储电路输入信号输出信号存储电路输出信号输出方程：Y=F[X，Q]驱动方程：Z=G[X，Q]状态方程:Q*=H[Z，Q

]

同步时序电路：所有触发器状态变化是在同一时钟信号作用下同时发生。异步时序电路：触发器状态的变化不是同时发生。时序逻辑电路分类6.2时序逻辑电路的分析方法同步时序逻辑电路的分析方法根据电路列写驱动方程；根据驱动方程和特性方程求状态方程；根据电路列写输出方程；用状态转换表、状态转换图或时序图进行描述。驱动方程：特性方程：状态方程：状态转换表01001100111000100101010111001100001

现态次态输出Q3

Q2

Q1

Q3*Q2*Q1*Y1110001000

001

0

001

010

0

输出方程：状态转换图Q3Q2Q1Y00000101010010101111001111结论：同步七进制计数器000001CLK0Q1Q2Q3Y0000ttttt时序图驱动方程：状态方程：输出方程：状态转换图6.3.1寄存器和移位寄存器一、寄存器功能：寄存二值代码。一个触发器寄存一位二值代码，N个触发器组成的寄存器可存储N位二值代码。74HC175逻辑图6.3若干常用时序逻辑电路二、移位寄存器移位：寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。Q0*

=

DIQ1*=

Q0Q2*=

Q1Q3*=

Q2CLK

DIQ0Q1Q2Q30000001110002001003110104111014位双向移位寄存器74LS194AR’DS1S0

工作状态

0

置零

100保持

101右移

110左移

111并入74194功能表74283组成8位加法器74194组成右移寄存器数据运算6.3.2计数器基本功能：对时钟脉冲个数计数、分频、定时等。分类：同步计数器和异步计数器。加法、减法、可逆计数器。二进制、十进制、N进制计数器等。4位二进制同步加法计数器一、同步计数器中规模四位同步二进制加法计数器74161状态输出时钟预置数输入异步清零预置控制进位控制CPRD’

LD’EPET工作状态0

置零（异步）

10

预置数1101保持110保持（C清零）1111计数74161功能表异步清零同步置数加法计数保持QCLKQ0Q21Q3LD’RD’DD0D21D3EPETRCO121314150120中规模同步十进制加法计数器74LS160：概念：有效状态、无效状态有效循环、无效循环、自启动。二、异步计数器Q2*=Q2’(CLK2)Q1*=Q1’(CLK1)Q0*=Q0’(CLK0)异步二进制加法计数器异步二进制减法计数器T’触发器构成异步二进制加法计数器:下沿触发型：每一级触发器Q端与下一级触发器CLK端相连。T’触发器构成异步二进制减法计数器:下沿触发型：每一级触发器Q’端与下一级触发器CLK端相连。三、任意进制计数器的构成若已有N进制计数器芯片，需M进制计数器，分两种情况：M<N:用一片N进制计数器即可。M>N:视情况需用多片N进制计数器。M<N的情况在N进制计数器的顺序计数过程中，设法跳跃N-M个状态。置零法：适用于有置零端的集成计数器。置数法：适用于有预置数功能的集成计数器。0000000100100011010001010110100110000111采用置数法可以从计数循环的任一状态置入适当的数值而跳越N-M个状态，获得M进制计数器。置数（同步）法应用举例例：用74160构成六进制计数器例：用74160构成六进制计数器置数（同步）法应用举例电路特点：可靠性强，置数端应用灵活。例：用同步十进制计数器74160构成六进制计数器电路特点：可靠性差，灵活性差。置零（异步）法应用举例1010串行进位方式并行进位方式整体清零方式整体置数方式适合于M=N1N2的情况适合于所有情况M>N的情况同步级联（并行进位方式）910910异步级联（串行进位方式）整体置数方式用两片74160接成29进制计数器可控进制计数器方法1：控制信号控制译码状态。方法2：控制信号控制预置数。M=0M=1M=1M=0四、移位寄存器型计数器1、环形计数器

优点：电路结构简单。可以直接以各个触发器输出的1状态表示电路的一个状态，无需另加译码电路。缺点：状态利用率低。状态方程：2、扭环形计数器

特点：每次状态转换只有一个触发器改变状态，因而将状态译码时不会产生竞争-冒险现象。状态方程：顺序脉冲发生器Q3Q2Q1Q0CPETEPCD3D2D1D0LDRDCLKCT74LS1611A2

A1

A0CLK’Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y0CT74LS138S1

S2

S3CY0000带数字显示的秒表电路药片数量计数系统6.4同步时序逻辑电路的设计方法步骤：逻辑抽象，得电路原始状态转换图（表）状态化简等价状态：在相同的输入下有相同的输出，并且转换到同样一个次态去。状态编码确定触发器数目n。用n位二进制代码对电路状态编码。触发器选型，画次态卡诺图，求三组方程。画逻辑图。检查设计的电路能否自启动。用JK触发器设计一个带进位输出的同步六进制计数器1.画状态转换图2.进行状态编码3.画次态卡诺图，求三组方程ïïîïïíì=+=+=***Q’QQQ’Q’QQ’QQQ’Q’QQQ00101021202012ï