集成电路设计基础Ch04课件

集成电路设计基础莫冰华侨大学电子工程系厦门市专用集成电路系统重点实验室

集成电路设计基础莫冰1第四章 集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺第四章 集成电路器件工艺4.1 双极型集成电路的基本制造2第四章 集成电路器件工艺第四章 集成电路器件工艺3图4.1几种IC工艺速度功耗区位图图4.1几种IC工艺速度功耗区位图44.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺4.1 双极型集成电路的基本制造工艺54.1.1

双极性硅工艺早期的双极性硅工艺：NPN三极管图4.21234.1.1 双极性硅工艺早期的双极性硅工艺：NPN三极管6先进的双极性硅工艺：NPN三极管图4.21.425678先进的双极性硅工艺：NPN三极管图4.21.4256787GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2 HBT工艺Isw随渡越时间的减小而增大GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.28AlGaAs/GaAs基异质结双极性晶体管(a)(b)图4.3GaAsHBT的剖面图(a)和能带结构(b)○○○AlGaAs/GaAs基异质结双极性晶体管(a)9GaAs基HBTInP基HBTSi/SiGe的HBTGaAs基HBT104.2

MESFET和HEMT工艺

GaAs工艺：MESFET图4.4GaAsMESFET的基本器件结构引言欧姆欧姆肖特基金锗合金4.2 MESFET和HEMT工艺GaAs工艺：MESFE11MESFET增强型和耗尽型减小栅长提高导电能力MESFET增强型和耗尽型12GaAs工艺：HEMT图4.5简单HEMT的层结构栅长的减小大量的可高速迁移的电子GaAs工艺：HEMT图4.5简单HEMT的层结构栅13GaAs工艺：HEMT工艺的三明治结构图4.6DPD-QW-HEMT的层结构GaAs工艺：HEMT工艺的三明治结构图4.6DPD14MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表4.2:0.3m栅长HEMT的典型参数值MainParametersofthe0.3mm15不同材料系统的研究GaAsInPSiGe不同材料系统的研究GaAs16与Si三极管相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。与Si三极管相比，MESFET和HEMT的缺点为:174.3MOS工艺和相关的VLSI工艺4.3MOS工艺和相关的VLSI工艺18图4.7MOS工艺的分类

图4.7MOS工艺的分类19认识MOSFET线宽(Linewidth),特征尺寸(FeatureSize)指什么？认识MOSFET线宽(Linewidth),特征尺寸(Fe20MOS工艺的特征尺寸

(FeatureSize)特征尺寸:最小线宽最小栅长

图4.8MOS工艺的特征尺寸

(FeatureSize)特征尺寸:214.3.1PMOS工艺

早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图4.94.3.1PMOS工艺

早期的铝栅工艺1970年前，标22铝栅PMOS工艺特点：l 铝栅，栅长为20m。l N型衬底，p沟道。l 氧化层厚1500Å。l 电源电压为-12V。l 速度低，最小门延迟约为80100ns。l 集成度低，只能制作寄存器等中规模集成电路。铝栅PMOS工艺特点：l 铝栅，栅长为20m。23Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不24Al栅MOS工艺的栅极位错问题图4.10Al栅MOS工艺的栅极位错问题图4.1025铝栅重叠设计栅极做得长，同S、D重叠一部分图4.11铝栅重叠设计栅极做得长，同S、D重叠一部分图4.1126铝栅重叠设计的缺点l CGS、CGD都增大了。2 加长了栅极，增大了管子尺寸，集成度降低。铝栅重叠设计的缺点l CGS、CGD都增大了。27克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次28自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对29标准硅栅PMOS工艺图4.12标准硅栅PMOS工艺图4.1230硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提高了速度。l 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提314.3.2 NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。4.3.2 NMOS工艺由于电子的迁移率e大于空穴的迁移率32了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中33增强型和耗尽性MOSFET

(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有 J/MOS/MES按载流子类型区分有 P/N按沟道形成方式区分有 E/D增强型和耗尽性MOSFET

(Enhancementmo34E-/D-NMOS和E-PMOS的电路符号E-/D-NMOS和E-PMOS的电路符号35E-NMOS的结构示意图

(增强型VD=0V,Vgs=Vsb=0V)

图4.14E-NMOS的结构示意图E-NMOS的结构示意图

(增强型VD=0V,Vgs=Vs36D-NMOS的结构示意图

(耗尽型

VD=0V,Vgs=Vsb=0V)图4.14D-NMOS的结构示意图D-NMOS的结构示意图

(耗尽型VD=0V,Vgs=V37E-PMOS的结构示意图

(增强型

VD=0V,Vgs=Vsb=0V)图4.14E-PMOS的结构示意图E-PMOS的结构示意图

(增强型VD=0V,Vgs=38工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样39E-NMOS

工作原理图Vgs>Vt，Vds=0VVgs>Vt，Vds<Vgs-VtVgs>Vt，Vds>Vgs-Vt图4.15不同电压情况下E-NMOS的沟道变化E-NMOS

工作原理图Vgs>Vt，Vds=0VVgs>V40NMOS工艺流程图4.16NMOS工艺的基本流程

NMOS工艺流程图4.16NMOS工艺的基本流程41表4.3NMOS的掩膜和典型工艺流程表4.3NMOS的掩膜和典型工艺流程42图4.17NMOS反相器电路图和芯片剖面示意图SDDS图4.17NMOS反相器电路图和芯片剖面示意图SDDS434.3.3CMOS工艺进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性阱/金属层数/特征尺寸4.3.3CMOS工艺进入80年代以来，CMOSIC以441Poly-,P阱CMOS工艺流程图4.18

1Poly-,P阱CMOS工艺流程图4.1845典型1P2Mn阱CMOS工艺主要步骤典型1P2Mn阱CMOS工艺主要步骤46图4.18P阱CMOS芯片剖面示意图图4.18P阱CMOS芯片剖面示意图47图4.19N阱CMOS芯片剖面示意图图4.19N阱CMOS芯片剖面示意图48图4.20双阱CMOS工艺

（1）

（2）

（3）

（4）

P阱注入N阱注入衬底准备光刻P阱去光刻胶,生长SiO2图4.20双阱CMOS工艺 （1）49

（5）

（6）

（7）

（8）

生长Si3N4有源区场区注入形成厚氧多晶硅淀积 （5）50

（9）

（10）

（11）

（12）

N+注入P+注入表面生长SiO2薄膜接触孔光刻 （9）51

（13）

淀积铝形成铝连线 （13） 淀积铝形成铝连线52CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4BiCMOS工艺CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术53BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。

BiCMOS工艺技术大致可以分为两类：分别是54BiCMOS工艺下NPN

晶体管的俯视图

和剖面图BiCMOS工艺下NPN

晶体管的俯视图

和剖面图55A.以P阱CMOS工艺为基础的BiCMOS工艺图4.21P阱CMOS-NPN结构剖面图

缺点:基区厚度太,使得电流增益变小A.以P阱CMOS工艺为基础的BiCMOS工艺图4.256B.以N阱CMOS工艺为基础的BiCMOS工艺图4.22N阱CMOS-NPN体硅衬底结构剖面图

优缺点:基区厚度变薄,但是集电极串联电阻还是很大B.以N阱CMOS工艺为基础的BiCMOS工艺图4.257图4.23N阱CMOS-NPN外延衬底结构剖面图改进：N阱下设置N+隐埋层,并P型外延衬底,目的：减小集电极串联电阻，提高抗闩锁性能图4.23N阱CMOS-NPN外延衬底结构剖面图改进：58C.以双极性工艺为基础的BiCMOS工艺C.以双极性工艺为基础的BiCMOS工艺59图4.24P阱BiCMOS横向纵向外延埋层高压大电流图4.24P阱BiCMOS横向纵向外延埋层高压60图4.25以双极工艺为基础的双埋层双阱Bi-CMOS工艺的器件结构剖面图

掩埋层掩埋层改进:可提高CMOS器件的性能图4.25以双极工艺为基础的双埋层掩埋层掩埋层改进:61集成电路设计基础莫冰华侨大学电子工程系厦门市专用集成电路系统重点实验室

集成电路设计基础莫冰62第四章 集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺第四章 集成电路器件工艺4.1 双极型集成电路的基本制造63第四章 集成电路器件工艺第四章 集成电路器件工艺64图4.1几种IC工艺速度功耗区位图图4.1几种IC工艺速度功耗区位图654.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺4.1 双极型集成电路的基本制造工艺664.1.1

双极性硅工艺早期的双极性硅工艺：NPN三极管图4.21234.1.1 双极性硅工艺早期的双极性硅工艺：NPN三极管67先进的双极性硅工艺：NPN三极管图4.21.425678先进的双极性硅工艺：NPN三极管图4.21.42567868GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2 HBT工艺Isw随渡越时间的减小而增大GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.269AlGaAs/GaAs基异质结双极性晶体管(a)(b)图4.3GaAsHBT的剖面图(a)和能带结构(b)○○○AlGaAs/GaAs基异质结双极性晶体管(a)70GaAs基HBTInP基HBTSi/SiGe的HBTGaAs基HBT714.2

MESFET和HEMT工艺

GaAs工艺：MESFET图4.4GaAsMESFET的基本器件结构引言欧姆欧姆肖特基金锗合金4.2 MESFET和HEMT工艺GaAs工艺：MESFE72MESFET增强型和耗尽型减小栅长提高导电能力MESFET增强型和耗尽型73GaAs工艺：HEMT图4.5简单HEMT的层结构栅长的减小大量的可高速迁移的电子GaAs工艺：HEMT图4.5简单HEMT的层结构栅74GaAs工艺：HEMT工艺的三明治结构图4.6DPD-QW-HEMT的层结构GaAs工艺：HEMT工艺的三明治结构图4.6DPD75MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表4.2:0.3m栅长HEMT的典型参数值MainParametersofthe0.3mm76不同材料系统的研究GaAsInPSiGe不同材料系统的研究GaAs77与Si三极管相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。与Si三极管相比，MESFET和HEMT的缺点为:784.3MOS工艺和相关的VLSI工艺4.3MOS工艺和相关的VLSI工艺79图4.7MOS工艺的分类

图4.7MOS工艺的分类80认识MOSFET线宽(Linewidth),特征尺寸(FeatureSize)指什么？认识MOSFET线宽(Linewidth),特征尺寸(Fe81MOS工艺的特征尺寸

(FeatureSize)特征尺寸:最小线宽最小栅长

图4.8MOS工艺的特征尺寸

(FeatureSize)特征尺寸:824.3.1PMOS工艺

早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图4.94.3.1PMOS工艺

早期的铝栅工艺1970年前，标83铝栅PMOS工艺特点：l 铝栅，栅长为20m。l N型衬底，p沟道。l 氧化层厚1500Å。l 电源电压为-12V。l 速度低，最小门延迟约为80100ns。l 集成度低，只能制作寄存器等中规模集成电路。铝栅PMOS工艺特点：l 铝栅，栅长为20m。84Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不85Al栅MOS工艺的栅极位错问题图4.10Al栅MOS工艺的栅极位错问题图4.1086铝栅重叠设计栅极做得长，同S、D重叠一部分图4.11铝栅重叠设计栅极做得长，同S、D重叠一部分图4.1187铝栅重叠设计的缺点l CGS、CGD都增大了。2 加长了栅极，增大了管子尺寸，集成度降低。铝栅重叠设计的缺点l CGS、CGD都增大了。88克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次89自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对90标准硅栅PMOS工艺图4.12标准硅栅PMOS工艺图4.1291硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提高了速度。l 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提924.3.2 NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。4.3.2 NMOS工艺由于电子的迁移率e大于空穴的迁移率93了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中94增强型和耗尽性MOSFET

(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有 J/MOS/MES按载流子类型区分有 P/N按沟道形成方式区分有 E/D增强型和耗尽性MOSFET

(Enhancementmo95E-/D-NMOS和E-PMOS的电路符号E-/D-NMOS和E-PMOS的电路符号96E-NMOS的结构示意图

(增强型VD=0V,Vgs=Vsb=0V)

图4.14E-NMOS的结构示意图E-NMOS的结构示意图

(增强型VD=0V,Vgs=Vs97D-NMOS的结构示意图

(耗尽型

VD=0V,Vgs=Vsb=0V)图4.14D-NMOS的结构示意图D-NMOS的结构示意图

(耗尽型VD=0V,Vgs=V98E-PMOS的结构示意图

(增强型

VD=0V,Vgs=Vsb=0V)图4.14E-PMOS的结构示意图E-PMOS的结构示意图

(增强型VD=0V,Vgs=99工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样100E-NMOS

工作原理图Vgs>Vt，Vds=0VVgs>Vt，Vds<Vgs-VtVgs>Vt，Vds>Vgs-Vt图4.15不同电压情况下E-NMOS的沟道变化E-NMOS

工作原理图Vgs>Vt，Vds=0VVgs>V101NMOS工艺流程图4.16NMOS工艺的基本流程

NMOS工艺流程图4.16NMOS工艺的基本流程102表4.3NMOS的掩膜和典型工艺流程表4.3NMOS的掩膜和典型工艺流程103图4.17NMOS反相器电路图和芯片剖面示意图SDDS图4.17NMOS反相器电路图和芯片剖面示意图SDDS1044.3.3CMOS工艺进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性阱/金属层数/特征尺寸4.3.3CMOS工艺进入80年代以来，CMOSIC以1051Poly-,P阱CMOS工艺流程图4.18

1Poly-,P阱CMOS工艺流程图4.18106典型1P2Mn阱CMOS工艺主要步骤典型1P2Mn阱CMOS工艺主要步骤107图4.18P阱CMOS芯片剖面示意图图4.18P阱CMOS芯片剖面示意图108图4.19N阱CMOS芯片剖面示意图图4.19N阱CMOS芯片剖面示意图109图4.20双阱CMOS工艺

（1）

（2）

（3）

（4）

P阱注入N阱注入衬底准备光刻P阱去光刻胶,生长SiO2图4.20双阱CMOS工艺 （1）110

（5）

（6）

（7）

（8）

生长Si3N4有源区场区注入形成厚氧多晶硅淀积 （5）111

（9）