第一章-EDA技术概述(2009)幻灯片

任课教师：陈学英联系地点：本部科技实验大楼211-414

清水河科研2号楼424电话：81783208E-mail：chenxueying@

EDA技术1本课程教学安排学时：48学时理论教学（24学时）

实验教学（24学时）

教学目的：了解一类器件，掌握一门设计语言，熟悉一种设计工具。2一、理论教学部分（24学时）教学内容：（1—6周）

第一章、EDA概述第二章、PLD可编程逻辑器件第三章、硬件描述语言（VHDL）第四章、常用EDA开发软件第五章、EDA实验开发平台第六章、电子系统EDA设计应用实例3掌握EDA开发系统MAX+PLUSII；从简单入门到比较复杂电子系统设计；培养EDA设计电路系统的实际动手能力。分6次共24学时。实验一：一位全加器设计;实验二：0-999计数器及七段译码器设计；实验三：扫描显示电路设计；实验四：数字频率计设计及实现；二、实验教学部分（24学时）4本课程教材及相关参考资料

《CPLD/FPGA的开发和应用》徐光辉等电子工业出版社出版《EDA技术与VHDL实用教程》潘松黄继业清华大学出版社《基于FPGA的嵌入式开发与应用》徐光辉程东旭电子工业出版社

《EDA技术及应用》（第二版）

谭会生等西安电子科技大学出版社教材：参考资料：5考核方式与答疑成绩：

平时(10)+实验(30)+考试(60)答疑（暂定）：时间：每堂课后15分钟地点：上课地点7第1章EDA技术概述

1.1EDA技术及发展

1.2EDA设计流程1.3

硬件描述语言HDL1.4

可编程逻辑器件1.5

常用EDA工具8

EDA（ElectronicDesignAutomation）,电子设计自动化。是以大规模可编程逻辑器件PLD为载体，以硬件描述语言HDL为手段，以计算机、EDA开发软件为平台，自动完成电子系统的集成及专用集成芯片的设计。一、EDA技术定义§1.1EDA技术及其发展9EDA广义定义范围包括：1、半导体工艺设计自动化；2、可编程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；5、仿真与测试、故障诊断自动化；6、形式验证自动化。以上各部分统称为EDA工程101.早期CAD阶段

20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。典型设计软件如如美国ACCEL公司开发Tango布线软件，目前的Protel。二、EDA技术发展的三阶段11

2.计算机辅助工程设计CAE阶段20世纪80年代初，出现了低密度的可编程逻辑器件PAL和GAL，相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证12

3.电子系统设计自动化EDA阶段20世纪90年代，出现功能强大的EDA工具。包括：硬件描述语言(VHDL、Verilog)的标准化；高性能仿真工具的验证；高性能综合工具、编程工具的使用。由单功能电子产品向系统级电子产品开发转换，即SOC的出现。开始实现“概念驱动工程”CDE的梦想。13FlashSDRAMCPUDSPI/OI/OFPGAI/OI/OI/OCPUDSPSolution:ReplaceExternalDevices

withProgrammableLogicCPUFPGAI/OSystem-LevelIntegration14SOPC系统设计EDA基础设计DSP系统设计单片机系统设计嵌入式系统设计+++SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIP15FPGA应用/服务市场InfrastructureWireless通信InfotainmentInstrumentation汽车SurveillanceSpace航空和国防DisplaysHandhelds消费市场SurveillanceTestandMeasurement工业和医疗16171.2FPGA／CPLD设计流程原理图HDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统编程文件网表文件功能仿真时序仿真18一、设计输入(原理图／HDL文本编辑)1.图形输入图形输入

原理图输入

状态图输入波形图输入192.HDL文本输入

这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。20二、综合

综合由综合器软件完成：综合过程：将设计输入文件，针对指定芯片进行编译、优化、转换和综合，获得门级电路甚至更底层的电路网表描述文件。综合过程是将描述电路的高级语言向器件认可、识别的低级语言转换。将软件描述与给定的硬件结构用一定的方式联系起来。211.设计编译设计输入完成之后，立即进行编译。包括：语法检验，图形错误检查、设计规则检查。生成：指定错误位置的信息报告，供设计者修改。其设计规则检测指：设计有无超出器件资源或规定的限制并将编译报告列出，指明违反规则和潜在不可靠电路的情况以供设计者纠正.22

设计过程中的每一步都可称为一个综合环节。

(1)从自然语言到VHDL语言表示，自然语言综合；

(2)

从算法表示到寄存器传输级(RTL)表示，行为综合；

(3)RTL级表示到逻辑门(包括触发器)表示，逻辑综合；(4)从逻辑门表示到版图表示，即版图综合。或到FPGA配置网表表示，即结构综合。有版图信息或配置文件可生产出专用芯片ASIC。2.VHDL综合23RTL综合24例：一位全加器的电路网表E1，XOR，（X，Y），S1E2，XOR，（Cin，S1），SumE3，AND，（X，Y），S2E4，AND，（S1，Cin），S3E5，OR，（S2，S3），Cout&&≥1=1=1E2E1E4E3E5SUMCOUTS1S3S2CINXY25编译器和综合功能比较C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器COMPILERVHDL/VERILOG.程序

硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程26三、适配

适配是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JED、Jam格式的文件。适配器生成下载文件JED前，需完成底层器件的配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配所选定的目标器件必须属于原综合器指定的目标器件系列。27四、仿真文件时序仿真功能仿真器件适配之后的仿真，仿真文件包含了器件硬件特性参数，其仿真精度高。直接对HDL、原理图等设计源进行模拟测试，了解设计功能是否满足设计要求，不涉及具体器件的硬件特性。28五、编程下载

编程软件将JED文件通过下载线下载到芯片中去，软件表达的功能变成了硬件实现的功能。对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程

29HDL设计数字电路实现过程编辑源程序编译设计文件功能仿真逻辑综合时序仿真编程下载设件调试器件适配30一、传统设计：自下而上（Bottom-up)固定功能元件电路板设计完整系统构成系统调试、测试与性能分析系统功能需求输入输出1.3传统设计方法和EDA方法的区别31

1.设计依赖于设计师的经验。2.设计依赖于现有的通用元器件。3.设计后期的仿真不易实现和调试复杂。4.自下而上设计思想的局限。5.设计实现周期长，灵活性差，耗时耗力，效率低下。传统设计方法的缺点：32ASIC:ApplicationSpecificIntegratedCircuits,PLD:ProgrammableLogicDevices系统规格设计功能级描述功能级仿真逻辑综合、优化、布局布线定时仿真、定时检查输出门级网表ASIC芯片投片、PLD器件编程、测试二、EDA设计：自上而下（Up—Bottom)33案例演示题目设计一个四位的全加器34传统设计过程确定全加器的功能要求按功能要求列出真值表按真值表列出布尔方程式对布尔方程式进行化简（例如卡诺图）按化简后的逻辑关系连出电路图对其进行校验和仿真实现设计35全加器的功能要求输入变量为：A,B及CI输出变量为：SUM,CO36按功能要求列出真值表ABCISUMCO000000011001010011011001010101110011111137按真值表列出布尔方程式CO=!A·B·CI+A·!B·CI+A·B·!CI+A·B·CISUM=!A·!B·CI+!A·B·!CI+A·!B·!CI+A·B·CI38化简后的布尔方程式CO=XY+XCI+YCISUM=X⊕Y⊕CI39基本的门电路实现一位全加器电路图40四位加法器的构成原理41EDA技术的设计过程——VHDL描述EDA设计过程42EDA仿真结果43§1.3EDA技术的主要内容实现载体：大规模可编程逻辑器件（PLD:ProgrammableLogicDevice）描述方式：硬件描述语言（HDL:HarddescripationLauguage)

VHDL、VerlogHDL等设计工具：设计平台——开发软件硬件验证：实验开发系统44

PLD是一种半定制集成电路，在其内部集成了大量的门和触发器等基本逻辑电路，用户通过编程来改变PLD内部电路的逻辑关系或连线，就可以得到需要的设计电路。一、可编程逻辑器件PLDFPGA：FieldProgrammableGatesArray

CPLD：ComplexProgrammableLogicDevice

45主流公司：Xilinx、Altera、LatticeFPGA/CPLD显著优点：开发周期短、投资风险小、产品上市速度快、市场适应能力强、硬件修改升级方便。46AlterA

：20世纪90年代以后发展很快。主要产品有：MAX系列、FELX系列、APEX、ACEX、Cyclone、Stratix。

Xilinx：

FPGA的发明者。产品种类较全，主要有：XC系列、Coolrunner(XPLA3)、Spartan、VertexLattice：是ISP技术的发明者，与AlterA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强（Lattice没有基于查找表技术的大规模FPGA），是第三大可编程逻辑器件供应商。主要产品有：ispLSI2000/5000/8000，MACH系列。

47赛灵思公司

介绍全球可编程解决方案的领导企业成立于1984年2008财年收入18亿全球3,500名员工1325项专利20,000多家客户

无晶圆厂半导体业务模式(Fabless)的先行者现场可编程门阵列（FPGA）的发明者最早推出180nm,150nm,130nm,90nm和65nm工艺制程目前在高端65nmFPGA出货量上拥有92%的市场份额拥有50%的可编程逻辑器件(PLD)市场份额是所有其它竞争对手市场份额的总合48Altera公司

介绍世界上“可编程芯片系统”(SOPC)

解决方案倡导者成立于1983年2005财年收入11.23亿美元全球2000名员工？项专利14,000多家客户

业内最先进的FPGA、CPLD和结构化ASIC技术全面内嵌的软件开发工具最佳的IP内核可定制嵌入式处理器现成的开发包49可编程器件市场份额2008年第一季度XilinxAlteraLatticeActelQuickLogic:1%Other:2%51%34%5%7%AlteraAllOthersPLD市场FPGA市场Xilinx赛灵思公司的收入比所有其它PLD公司收入的总和还多50

三类器件的主要性能指标比较

ASIC：ApplicationSpecificIntegratedCircuits51

VHDL：IEEE标准系统级抽象描述能力较强。Verilog:IEEE标准门级开关电路描述能较强。ABEL:系统级抽象描述能力差，适合于门级电路描述。二、硬件描述语言（HDL__HardwareDescriptionLanguage）52

VHDL：(Very

High

Speed

Integrated

Circuit)美国国防部提出的超高速集成电路硬件描述语言，是ASIC设计和PLD设计的一种主要输入工具，其行为描述能力强些。（侧重高层设计）

VerilogHDL：

是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色，其结构描述能力强些。（侧重结构设计）53系统级SystemLevel算法级AlgorithmicLevel寄存器传输级RegisterTransferLevel门级GateLevel电路级CircuitLevelVHDLVerilog54三、常用EDA工具约5个模块：输入编辑器仿真器HDL综合器适配器下载器55EDA开发工具分为：

集成开发软件：编辑软件适配软件下载软件

特定功能软件：综合软件仿真软件56Altera

公司：QuartusⅡ、MaxplusⅡ系列Xilinx

公司：ISE、Foundation系列Lattice公司：ispDesignEXPERT系列集成开发软件（由器件厂商提供）57

综合类：Synplicity公司的Synplify/SynplifyProSynopsys公司的FPGAexpress、FPGAcompilerⅡMentor公司的LeonardoSpectrum

仿真类：ModelTech公司的ModelsimAldec公司的ActiveHDLCadence公司的NC-Verilog、NC-VHDL、NC-SIM特定功能软件（专业软件商）58

四、实验开发系统59

一、设计输入子模块用图形编辑器、文本编辑器作设计描述，完成语义正确性、语法规则的检查。二、设计数据库子模块系统的库单元、用户的设计描述、中间设计结果。三、分析验证子模块各个层次的模拟验证、设计规则的检查、故障诊断。§1.4EDA软件系统的构成60

四、综合仿真子模块

实现从高层抽象描述向低层次描述的自动转换，及各个层次的仿真验证。五、布局布线子模块

完成由逻辑设计到物理实现的映射。61

一、EDA技术的发展趋势1、广度上：大型机→工作站→微机2、深度上：ESDA：（ElectronicSystemDesignAutomation）CE：（ConcurrentEngineering并行设计工程）单芯片集成：（SOC/SOPC：SystemOnaProgrammableChip）§1.5EDA技术及EDA工具的发展趋势62ESDA：

ESDA软件集成系统的构成和设计、仿真过程技术要求系统目标定义算法建立与仿真验证任务分解、定义设计规范系统级仿真硬件系统设计VHDL、AHDL设计数字电路设计模拟电路设计综合与优化优化设计硬件仿真库电路级仿真器件模拟库电路结构与模块划分ASIC方式综合优化ASIC模拟库PLD、FPGA器件库PCB、MCM实现方式数模混合电路优化PLD、FPGA方式综合优化电路级验证、布局布线器设计参数提取和仿真验证系统调试、系统测试测试仪器仪表行为功能设计验证算法软件控制软件设计系统专用开发系统微控制器总体要求、算法建立专用控制系统PLD的设计63并行工程（CE）：

CE是将电子产品及相关制造直至销售、维护全过程统一进行设计的一种方法，其核心是产品设计对象的全面可预见性。

CE要求从管理层次上把工艺、工具、任务、智力和时间的安排协调一致，使用统一的集成化设计环境，由若干个相关的设计小组共享数据库，同步地进行设计。并行工程（CE）和自上而下（Top-Down）设计方法被誉为构成现代电子产品开发方式的两大特征。体现了设计策略的变革。64电子系统的发展趋势：SOC/SOPC存储器、μP、PLD等多合一65二、EDA工具的发展趋势

1、输入工具发展趋势是以硬件描述语言（HDL）为主。2、混合信号处理能力数/模混合信号的处理数字信号的描述：VHDL、VerilogHD