飞思卡尔16位单片机寄存器总结

..一、输入输出端口寄存器I/O接口包括PORTA、B、E、K、T、S、M、P、H、J、AD。其中PORTA、B、E、K属于复用扩展总线接口,单片机在扩展方式下工作时,作为总线信号。1、PORTT、S、M、P、H、JI/O寄存器PTx如果对应位数据方向寄存器DDRx为"0",输入,读取该寄存器返回引脚值；"1",输出,读取该寄存器返回I/O寄存器的内容。数据方向寄存器DDRx决定对应引脚为输出还是输入,"0"为输入,"1"为输出,复位后,默认为输入。上拉/下拉使能寄存器PERx选择使用内置上拉/下拉器件,"1"允许,"0"禁用。中断使能寄存器PIExPORTP、H、J三个端口具有中断功能。"1"对应引脚允许中断,"0"禁止,复位后,所有端口中断关闭。中断标志寄存器PIFxPORTP、H、J三个端口具有中断功能。"1"对应引脚允许中断,"0"禁止,复位后,所有端口中断关闭。2、PORTA、B、E、KI/O寄存器Px若某端口的引脚被定义为输出,写入I/O寄存器中的数值会从对应引脚输出；输入,通过I/O寄存器读取对应引脚电平。数据方向寄存器DDRx决定对应引脚为输出还是输入,"0"为输入,"1"为输出,复位后,默认为输入。PORTE最低两位只能为输入。上拉电阻控制寄存器PERx第7、4、1、0位分别控制K、E、B、A端口,"1"允许使用对应端口的上拉电阻,"0"禁止,复位后,PK、PE端口使能,PB、PA禁止。二、中断系统中断控制寄存器INTCR第7位IRQE,中断电平/边沿有效选择,0为低电平有效,1为下降沿有效；第6位IRQEN,外部中断IRQ中断请求使能,0关闭,1允许。三、PWM模块PWM允许寄存器PWME对应每一位PWMEx,1启动输出,0停止输出,读写任意时刻。PWM预分频时钟选择寄存器PWMPRCLK为ClockA和B选择独立的预分频因子,读写任意时刻。ClockB对应6、5、4三位,ClockA对应2、1、0三位,分别可以实现2、4、8、16、32、64、128分频。PWM比例因子寄存器A、B,PWMSCLA、PWMSCLBClockSA=ClockA/<2*PWMSCLA>=$00时,默认值为256PWM时钟选择寄存器PWMCLK对应每一位是PCLKx,7、6、3、2通道：1选择ClockSB,0选择ClockB,5、4、1、0通道：1选择ClockSA,0选择ClockA。读写任意时刻。PWM通道周期寄存器PWMPERx寄存器中的数值改变后,并不立即生效,直到：当前有效周期结束；写计数寄存器〔计数器复位到$00；通道被禁止。左对齐方式输出：PWMx周期=通道时钟周期*PWMPERx居中对齐方式输出：PWMx周期=通道时钟周期*PWMERx*2PWM通道占空比寄存器PWMDTYx寄存器中的数值改变后,并不立即生效,直到：当前有效周期结束；写计数寄存器〔计数器复位到$00；通道被禁止。极性为0时,占空比=〔PWMPERx—PWMDTYx/PWMPERx*100%极性为1时,占空比=PWMDTYx/PWMPERx*100%PWM极性寄存器PWMPOL对应每一位是PPOLx,"1",周期开始输出高电平,"0",周期开始输出低电平,读写任意时刻。PWM居中对齐允许寄存器PWMCAE对应每一位CAEx,,1中心对齐,0左对齐。仅当相应的通道被禁止输出时,才可以设置该寄存器。PWM控制寄存器PWMCTL,bit7~bit2读写任意时刻CON67,"1"通道6、7联,通道6为高8位,通道7输出引脚作为16位 PWM的输出,通道6的相应寄存器控制位无效；CON45,"1"通道4、5联,通道4为高8位,通道5输出引脚作为16位 PWM的输出,通道4的相应寄存器控制位无效；CON23,"1"通道2、3联,通道2为高8位,通道3输出引脚作为16位 PWM的输出,通道2的相应寄存器控制位无效；CON01,"1"通道0、1联,通道0为高8位,通道1输出引脚作为16位 PWM的输出,通道0的相应寄存器控制位无效；PWM通道计数寄存器PWMCNTx读写任意时刻四、A/D转换模块〔标明ATD0还是ATD1ATD控制寄存器2,ATDCTL2中止当前A/D转换序列,但不会启动新的A/D转换序列。从高位到低位：ADPU：控制ATD电源开关,1打开,0关闭；AFFC：ATD模块标志快速清除位,1表示对结果寄存器的访问将自动清除相应CCF标志位,0表示在访问结果寄存器之前读取状态寄存器1〔ATDSTAT1,可以正常清除相应CCF标志位；AWAI：等待模式下ATD电源开关控制位,1表示单片机处于等待模式,A/D转换停止并关闭ATD电源,0表示单片机处于等待模式,A/D转换继续进行；ETRIGLE：外部触发电平/边沿控制位,和ETRIGP配合使用；ETRIGP：外部触发极性控制位,00下降沿,01上升沿,10低电平,11高电平；ETRIGE：外部触发模式使能位,1表示允许ATD通道7引脚的外部触发,允许在外部触发信号到来同时进行采样和转换,0禁止外部触发；ASCIE：ATD转换序列完成中断标志使能位,1表示当标志位ASCIF=1时,允许ATD序列转换完成后引发中断,0表示禁止中断；ASCIF：ATD转换序列完成中断标志,ASCIE=1,ASCIF标志等同于SCF标志,写入无效,1表示转换序列完成中断挂起,0表示没有ATD中断发生。ATD控制寄存器3,ATDCTL3中止当前A/D转换序列,但不会启动新的A/D转换序列。从高位到低位：Bit7=0；S8C、S4C、S2C、S1C：A/D转换序列长度定义位,0000~1111对应8、1~7；FIFO：结果寄存器先进先出模式选择位,1表示先进先出,0表示非先进先出；FRZ1、FRE0：冻结模式的背景调试使能控制位,00继续转换,01未定义,10完成当前转换然后暂停,11立即暂停；ATD控制寄存器4,ATDCTL4中止当前A/D转换序列,但不会启动新的A/D转换序列。从高位到低位：SRES8：A/D转换精度选择位,1表示8位精度,0表示10位精度；SMP1、SMP0：采样时间选择位,A/D采样时间包括两个阶段：第一阶段是2个A/D转换时钟周期,采样后通过放大器存储到存储节点,第二阶段为了直接把外部模拟信号连接到存储节点上,实现最终高精度的转换,这两位用来选择第二阶段的采样时间,00~11对应2、4、8、16个A/D转换时钟周期；PRS4、PRS3、PRS2、PRS1、PRS0：ATD时钟预分频因子选择位,ATDclock=BusClock/<PRS+1>*0.5,最大ATD转换时钟频率为总线周期的1/2,复位后值为5。ATD控制寄存器5,ATDCTL5中止当前A/D转换序列,并启动新的A/D转换序列。从高位到低位：DJM：结果寄存器数据对齐方式选择位,1表示右对齐,0表示左对齐；DSGN：结果寄存器数据有无符号选择位,1表示有符号数,只能左对齐,0表示无符号数；SCAN：连续转换序列模式选择位,1表示连续转换序列模式〔扫描模式,0表示单词转换序列模式；MULT：多通道采样模式选择位,0表示单通道采样,通道选择代码：ATDCTL5中的CC、CB、CA,1表示多通道采样,通道数目：ATDCTL3中的S8C、S4C、S2C、S1C；Bit3=0；CC、CB、CA：模拟量输入通道选择代码位。ATD状态寄存器0,ATDSTAT0SCF：转换序列完成标志位,一次转换序列完成,置位,清零的情况：手动置1,写ATDCTL5,AFFC=1；Bit6=0；ETORF：外部触发溢出标志位,1表示发生外部触发溢出错误,0表示未发生,清零的情况：手动置1,写ATDCTL2、ATDCTL3、ATDCTL4,写ATDCTL5；FIFOR：先入先出溢出标志位,置位,清零的情况：手动置1,启动一个新的转换序列〔写ATDCTL5或者外部触发；Bit3=0；CC2、CC1、CC0：转换计数器,只读。ATD测试寄存器1,ATDTEST1Bit0SC：特殊通道转换位,1表示允许,0表示禁止ATD状态寄存器1,ATDSTAT1,只读CCFx：转换完成标志位,完成转换序列中的某个A/D转换时,置位,转换序列中第1个对应CCF0,转换结果存放在ATDDR0中；AFFC=0时,读取ATDSTAT1寄存器,然后读取结果寄存器ATDDRx；AFFC=1时,读取结果寄存器ATDDRx。ATD输入使能寄存器ATDDIENIENx：控制从模拟输入引脚〔ANx到PTADx数字寄存器的数字输入缓冲,1表示允许,0表示禁止,为1时,ANx引脚可以也只可作为普通输入口使用。端口数据寄存器PORTADPTADx：A/D转换通道x的数字输入,IENx=1,读取该位返回ANx引脚的逻辑电平值；IENx=0,读取该位返回1,复位时都为1。.ATD转换结果寄存器ATDDRxH/ATDDRxL存放方式：左对齐和右对齐〔DJM,有无符号数〔DSGN10位精度,左对齐方式下,转换结果10位数据使用高字节的8位和低字节的高2位存放,结果数据最高位存放在高字节的bit7〔bit9MSB,最低为存放在低字节的bit6,读取是可使用双字节访问方式；8位精度,左对齐方式下,转换结果8位数据使用高字节的8位存放,结果数据最高位存放在高字节的bit7〔bit7MSB,读取时刻只访问高字节；10位精度,右对齐方式下,转换结果10位数据使用高字节的低2位和低字节的8位存放,结果数据最高位存放在高字节的bit1〔bit9MSB,最低为存放在低字节的bit0,读取是可使用双字节访问方式；8位精度,右对齐方式下,转换结果8位数据使用低字节的8位存放,结果数据最高位存放在高字节的bit7〔bit7MSB,读取时刻只访问低字节。五、ECT模块16位自由运行计数器时钟源TIMCLK：PCLK,PACLK,PACLK/256,PACLK/65536,PCLK由总线时钟经过一个7位的预分频器得到,分频系数由TSCR2的PR2~PR0决定；脉冲累加器时钟信号：内部时钟PACLK=ECLK/64；模数递减计数器MDC时钟源：总线时钟经过4位预分频器提供。1、自由运行计数器及定时器基本寄存器定时器系统控制寄存器1,TSCR1TEN：定时器允许位,1允许,0禁止主定时器；TSWAI：等待模式下定时器模块停止位,1禁止,0允许；TSFRZ：冻结模式下定时器和模数计数器停止位,1禁止,0允许；TFFCA：快速清除定时器所有标志位,1=TFLG1清除CnF,TFLG2清除TOF,PACN3和PACN2清除PAFLG的PAOVF和PAIF,PACN1和PACN0清除PBFLG的PBOVF；0=定时器普通清除方式；Bit3~bit0=0。定时器系统控制寄存器2,TSCR2TOI：定时器溢出中断允许位,1允许,0禁止；Bit6~bit4=0；TCRE：定时器计数器复位允许,1允许〔若通道7输出比较成功,TCNT自动复位到$0000,0禁止；PR2、PR1、PR0：定时器预分频器选择位,000~111分别对应1、2、4、8、16、32、64、128。定时器计数寄存器TCNT16位主定时器是一个递增计数器,不停地对时钟信号TIMCLK进行计数,寄存器TCNT的内容即为计数结果。主定时器中断标志寄存器2,TFLG2TOF：主定时器溢出标志,溢出时1,允许中断〔TOI=1,则引发溢出中断。Bit6~bit0=0。2、ECT模块的输入捕捉功能及寄存器设置定时器输入捕捉/输出比较选择寄存器TIOSIOSx：输入捕捉或输出比较通道配置位,1用作输出比较,0用作输入捕捉。定时器IC/OC寄存器0~7,TC0~TC7每个IC/OC通道都有一个16位的寄存器。对于IC通道,TCn用于锁存自由运行定时器/计数器的计数值,对于OC通道,TCn用于存放比较值。定时器输入捕捉保持寄存器0~3,TC0H~TC3H〔16位TCnH寄存器被用来锁存带缓冲的IC通道的输入捕捉寄存器TC0~TC3的值。定时器控制寄存器3和4,TCTL3、TCTL4设置对应通道的输入捕捉极性,EDGnB、EDGnA这8对控制位：输入捕捉边沿控制位：00,捕捉禁止,第n通道的IC功能与输入引脚断开,01上升沿捕捉,10下降沿捕捉,11在任何边沿捕捉；TCTL4的4对控制位还用来设置8位脉冲累加器PAC0~PAC3；对于16位脉冲累加器PACB,TCTL4的控制位EDG0B和EDG0A将决定触发的边沿。延迟计数器控制寄存器DLYCTBit7~bit2=0；DLY1、DLY0：延迟计数器选择位,00禁止延迟〔被旁通；01,256个M时钟周期；10,512个M时钟周期；11,1024个M时钟周期。输入控制覆盖寄存器ICOVWNOVWx：输入捕捉覆盖允许位,1=不允许,0=当发生新的输入捕捉或锁存动作时,相应的捕捉寄存器或保持寄存器中的内容可以被覆盖。输入控制系统控制寄存器ICSYSSHxy〔SH37、SH26、SH15、SH04：输入捕捉通道共享动作控制位,1=输入通道x的动作在通道y上产生同样的效果,通道x的边沿检测器和延迟电路同时作用于x、y通道；0=正常操作；TFMOD：定时器标志置位模式位,1=队列模式下〔BUFEN=1&LATQ=0,仅当相应的保持寄存器出现锁存时,TFLG1的C3F~C0F置位,0=端口引脚PTn出现有效输入捕捉跳变时,TFLG1置位。PACMX：8位脉冲累加计数器最大计数值控制位,1=等于$FF时,饱和,0=正常计数。BUFEN：IC缓冲器允许位,1=输入捕捉保持寄存器和脉冲累加器保持寄存器允许,0=禁止。LATQ：输入控制锁存或队列模式允许位,1=锁存模式,0=队列模式。定时器中断允许寄存器TIEC7I~C0I：输入捕捉/输出比较"x"中断允许位,1允许,0禁止主定时器中断标志寄存器TFLG1C7F~C0F：输入捕捉/输出比较通道"n"标志位,1=出现有效动作,0=未出现有效动作。3、ECT模块的输出比较功能及寄存器设置定时器控制寄存器1和2,TCTL1和TCTL2OMn：输出模式,OLn：输出电平,8对控制位,00=定时器与输出引脚逻辑断开,01=翻转OCn引脚输出电平,10=OCn引脚输出为低电平,11=OCn引脚输出为高电平。定时器强制输出比较寄存器CFORCFOC7~FOC0：1=强制输出比较,且立即在引脚PTn上产生预订的输出比较动作,0=禁止。输出比较7屏蔽寄存器OC7MOC7Mn：1=通道n端口引脚输出受TC7输出比较事件控制,0=不受控制。输出比较7数据寄存器OC7DOC7Mn=1,OC7D中的对应位将被传送到定时器端口数据寄存器PORTT中。定时器溢出触发寄存器1,TTOVTOVx：1=允许,0=禁止,TOVx=1时,触发出书优先于强制输出,但对通道7无效。4、ECT模块的脉冲累加器功能及寄存器设置16位脉冲累加器A控制寄存器PACTLBit7=0；PAEN：脉冲累加器A系统允许位,1允许,0禁止；PEAN与TEN无关；PAMOD：脉冲累加器模式位,只有PEAN=1时才起作用,1=门控时间累加模式〔仅限于16位脉冲累加器A,0=事件计数模式；PEDGE：脉冲累加器边沿控制位,只有PEAN=1时才起作用；PAMOD=0,1=对PT7引脚输入信号的上升沿计数,0=下降沿；PAMOD=1,1=PT7引脚输入的低电平时时钟ECLK/64送到脉冲累加器,在随后的上升沿,置位PAIF标志,0=PT7引脚输入的高电平时时钟ECLK/64送到脉冲累加器,在随后的下降沿,置位PAIF标志。CLK1、CLK0：时钟选择位,用来选择TIMCLK,00=PCLK,01=PACLK,10=PACLK/256,11=PACLK/65536。PAVOI：脉冲累加器A溢出中断允许位,1=允许,0=禁止。PAI：脉冲累加器输入中断允许位,1=允许,0=禁止。16位脉冲累加器B控制寄存器PBCTLBit7=0；PBEN：脉冲累加器B系统允许位,1允许,0禁止；Bit5~bit2=0；PBOVI：脉冲累加器B溢出中断允许位,1允许,0禁止；Bit0=0。输入控制脉冲累加器寄存器ICPAR确定是否允许8位脉冲累加器PAC3~PAC0工作,只有PAEN=0时,才允许8位脉冲累加器PAC3和PAC2单独使用,只有PBEN=0时,才允许PAC1和PAC0单独使用。Bit7~bit4=0；PAxEN：8位脉冲累加器x允许位,1允许,0禁止。脉冲累加器计数寄存器3和2,PACN3/PACN2反映8位脉冲累加器PAC3、PAC2或16位脉冲累加器A的计数结果,PACN3从FF到00溢出时,PAFLG中的中断标志PAOVF置位。脉冲累加器计数寄存器1和0,PACN1/PACN0反映8位脉冲累加器PAC1、PAC0或16位脉冲累加器B的计数结果,PACN1从FF到00溢出时,PBFLG中的中断标志PBOVF置位。脉冲累加器A标志寄存器PAFLGBit7~bit2=0；PAOVF：脉冲累加器A溢出标志位；PAIF：脉冲累加器输入边沿标志位,挡在PT7引脚检测到选择的边沿时,置位。脉冲累加器B标志寄存器PBFLGBit7~bit2,bit0=0;PBVOF:脉冲累加器B溢出标志位。8位脉冲累加器保持寄存器PA3H~PA0HPAxEN=1时,用来锁存相应脉冲累加器中的值。5、ECT模块的模数递减计数器功能及寄存器设置16位模数递减计数器控制寄存器MCCTLMCZI：模数计数器下溢中断允许位,1允许,0禁止；MODMC：模数模式允许位,1循环计数方式,0单次计数方式；在修改MODMC之前,应该清除MCEN位使模数计数器复位到$FFFF；RDMCL：读模数递减计数器装载值控制位,1=读模数计数寄存器将返回加载寄存器的内容,0=返回计数寄存器当前的值；ICLAT：输入捕捉强制锁存动作控制位,向该位写0无效,读该位总是返回0；FLMC：将加载寄存器内容强制加载到模数计数器计数寄存器控制位,只有MCEN=1时才有效,向该位写0无效,读该位总是返回0；MCEN：模数递减计数器允许位,1允许,0禁止；MCPR1、MCPR0：模数计数器预分频选择位,只有当加载寄存器的内容装填到模数计数器计数寄存器时,新选择的预分频因子才有效,00=1,01=4,10=8,11=16；模数递减计数器计数寄存器MCCNT16位RDMCL=0,返回计数寄存器的当前值,RDMCL=1,返回加载寄存器中的内容；对MCCNT的写操作要求在MODMC=1时进行,16位模数递减计数器标志寄存器MCFLGMCZF：模数计数器向下溢出标志位；Bit6~bit4=0；POLF3~POLF0：第一次输入捕捉极性状态位,1=上升沿引发,0=下降沿引发。六、SCI串口SCIBDH：SCIBDL：SBR12-0：波特率设置位,代表BR的值,波特率的计算公式为：当BR被设置为0时,波特率发生器被禁止。SCICR1：LOOPS：循环选择位,设置为1表示允许循环操作,设置为0表示普通状态。SCISWAI：等待模式下SCI停止位,设置为1表示等待模式下SCI被禁止,设置为0表示仍被允许。RSRC：接收源选择位,当LOOPS被设置为1时,RSRC设置为1表示接收输入端与发送端外部连接,设置为0表示接收输入端与发送端内部连接。下表是LOOPS与RSRC两位的状态表：M：数据格式模式位,设置为1表示有1位起始位,9位数据位,1位停止位,设置为0表示有1位起始位,8位数据位,1位停止位。WAKE：唤醒条件位,设置为1表示由Addressmark唤醒,设置为0表示由Idleline唤醒。ILT：空闲线模式位,置1表示空闲计数从停止位开始,置0表示空闲计数从起始位开始。PE：奇偶校验选择位,置1表示允许插入奇偶校验位,置0禁止。PT：奇偶校验形式位,置1表示为奇校验,置0表示为偶校验。SCICR2：TIE：传输中断选择位,置1表示允许中断,置0表示禁止中断。TCIE：传输完成中断选择位,置1表示允许中断,置0表示禁止中断。RIE：接收寄存器满中断选择位,置1表示