数字电路课件：第5章 触发器

1、第5章 触发器（flip-flop）第5章 触发器（flip-flop）5.1 概述5.2 SR锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法* 5.7 触发器的动态特性5.1 概述What？Why？存储1位二值信号的基本单元电路。记忆功能，保存信号及运算结果。（功能）5.1 概述基本特点：3. 在输入信号消失后，能将获得的新状态保存下来。2. 根据不同的输入信号可以置成1或0状态。具有两个稳定逻辑状态0和1;现态和次态现态：Q触发器接收输入信号之前的状态。次态：Q*触发器接收输入信号之后的状态。触发器逻辑功能描述方法功能表（

2、特性表）、特性方程、状态图、波形图5.1 概述分类按触发方式分SR锁存器边沿触发触发器电平触发的触发器脉冲触发的触发器5.1 概述分类按逻辑功能分SR触发器2.JK触发器3.D触发器4.T触发器5.T触发器5.1 概述分类按存储原理分静态触发器自锁存储动态触发器MOS栅极电容充放电无电荷为1有电荷为05.2 SR锁存器（Set-Reset Latch）一、电路结构和逻辑符号逻辑符号1状态Q=1,Q=00状态Q=0,Q=1置位端、置1端复位端、置0端二、工作原理当SD1，RD0，Q1，Q0当SD0，RD0，输出保持当SD0，RD1，Q0，Q1当SD1，RD1，Q0，Q0SDRD0约束条件：没有触

3、发信号锁存器三、特性表次态状态变量0*11010101Q00Q*RDSD含有状态变量的真值表保持置1置0不定SDRDQQ*0000001110011011010001101100*1110*初态四、SR锁存器与非结构1、结构SDRD0约束条件：低电平有效2、特性表SDRDQQ*1100111101010111100010100001*0011*置1置0不定保持五、波形图R 先撤消：1 态S 先撤消：0 态信号同时撤消，从0到1：状态不定 (随机)设计电路时此种情况应避免六、基本 SR 触发器主要特点1. 优点：结构简单，具有置 0、置 1、保持功能。2. 问题：输入电平直接控制输出状态，使用不

4、便，抗干扰能力差；R、S 之间有约束。5.3 电平触发的触发器Why？How？为协调各部分的工作，常常要求某些电路同时工作。需要一个同步信号（触发信号）叫做时钟信号（CLOCK），简称时钟，用CLK表示。一、电路结构和逻辑符号同步SR触发器SR锁存器控制电路表示编号为1的控制信号不加o表示高电平有效二、动作特点CLKSRQQ*0XX00XX110001001110011011010101111101111010111001*1*置1置0不定保持保持当CLK0，输出保持当CLK1，输出随S、R变而变故称电平触发三、预置功能异步置1端异步置0端不受时钟的控制例5.3.2特点：多次翻转，抗干扰性很差

5、干扰信号发生错误动作特点总结：当CLK0，输出保持;当CLK1，输出随S、R变而变。这种控制方式称为高电平触发方式。加圈为低电平触发方式。当CLK1，输出保持;当CLK0，输出随S、R变而变。四、D触发器（D型锁存器）问题：1、电路结构2、逻辑符号解决：D触发器SDRD0；约束条件单输入问题SDRD3、特性表CLKDQQ*0X00X1100101110111置1置0保持0100114、动作特点5.4 脉冲触发的触发器目的：为了提高触发器工作的可靠性，希望在每一个CLK周期里输出端的状态只能改变一次。 在电平触发器的基础上又设计出了脉冲触发器（也称主从触发器）。实现：5.4 脉冲触发的触发器一、

6、电路结构和工作原理从触发器Master-Slave SR Flip-Flop延迟输出主触发器1、主从RS触发器当CLK1 ，G7 、G8门被打开，主触发器Qm状态翻转G3 、G4门被封锁，从触发器Q状态保持10工作原理当CLK ，G7 、G8门被封锁，主触发器Qm状态保持G3 、G4门被打开，从触发器Q状态翻转01当CLK0 ，G7 、G8门被封锁，主触发器Qm状态保持G3 、G4门被打开，从触发器Q状态？01保持WhyQm保持工作原理总结当CLK1， G7 、G8门被打开，主触发器状态翻转，G3 、G4门被封锁，从触发器状态保持；当CLK ， G7 、G8门被封锁，主触发器状态保持，G3 、

7、G4门被打开，从触发器状态翻转；当CLK0， G7 、G8门被封锁，主触发器状态保持，G3 、G4门被打开，从触发器状态保持；总结：脉冲触发一时钟周期内只翻转一次翻转发生在CLK下降沿 的时候特性表1*01QQ Q*RSCLK11100100CLKSRQQ*Q0000001110011011010001101101*1111*保持置1置0不定保持动作特点延迟输出下降沿触发上升沿触发例5.4.1仍要遵守SR0的约束条件解决方案：JK触发器 CLK1期间内，Qm的状态仍然会随着S、R变化而变化。缺点：2、主从JK触发器RKQSJQ满足约束条件SR=JQKQ=0 J KQ主从QQmQmCLKSR J

8、 KQ主从QQmQmCLKSRCLKSRQQ*Q0000001110011011010001101101*1111*10101010Q1111101001010000Q*KJCLKSJQRKQQ01110010保持置1置0翻转保持例5.4.2CLKJKQmQCLKKJQmQCLK1期间，主触发器只会翻转一次，称为一次翻转主从JK触发器二、脉冲触发方式的动作特点1、触发器的翻转分两步动作 CLK1，主触发器接收信号 CLK 期间，从触发器动作；2、CLK1期内，输入信号对主触发器的控制作用。CLK1若JK都没变，则只要看 时的输入信号若JK变了，则记住一次翻转的特点 对JK，具有一次翻转的特点

9、对RS，输入信号都对主触发器起控制作用例5.4.35.5 边沿触发的触发器目的：为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号下降沿（或上升沿）到达时刻输入信号的状态。方案：边沿触发（edge-triggered）的触发器。种类：电平触发的D触发器构成的边沿触发器*维持阻塞触发器*利用门电路传输延迟时间的边沿触发器5.5 边沿触发的触发器一、电平触发器构成的边沿触发器1、原理性框图CLK0FF1开通，Q1随D变而变，FF2保持；FF1保持，FF2开通，QQ1；CLK1FF1保持，FF2开通，保持CLK10012、实际CMOS边沿D触发器CLK01001Q1D，Q保

10、持CLK0110Q1保持，QQ1DCLK1Q1、Q保持110111010000QQ*QDCLK3、逻辑符号边沿触发上升沿触发下降沿触发4、带异步置位和复位功能高电平有效二、动作特点 Q*仅取决于CLK边沿时的输入信号，而与之前、后的状态无关。 Q的变化发生在CLK的上升沿或下降沿例5.5.15.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类5.6.2 触发器的电路结构和逻辑功能、触发方式的关系5.6.1 触发器按逻辑功能的分类一、SR触发器二、JK触发器三、T触发器和T触发器四、D触发器五、不同功能触发器的相互转换六、触发器逻辑功能表示方法间的转换一、SR触发器1、 特性表

11、1*11010101Q00Q*RS S RQQ*0000001110011011010001101101*1111* 凡在CLK作用下逻辑功能符合下述特性表的触发器都属于SR触发器。或者称为状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。 A00011110001/010/000/111/0111/100/010/001/02、 SR的特性方程 化简： S RQQ*0000001110011011010001101101*1111*3、 SR的状态转换图 S RQQ*0000001110011011010001101101*1111*状态转换方向表两个状态状态转换条件S=1,R=0S

12、=0,R=0 状态图（状态转移图）反映时序电路状态转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出二、JK触发器1、 特性表Q11010101Q00Q*KJ J KQQ*00000011100110110100011011011110 凡在CLK作用下逻辑功能符合下述特性表的触发器都属于JK触发器。2、 JK的特性方程JKQQ*000000111001101101000110110111103、JK的状态转换图三、T和T触发器1、 特性表 具有保持和翻转功能的触发器称T触发器011101110000Q*QT T Q* 0 Q 1 Q保持翻转2、 T的特性方程3、T的

13、状态转换图 TQ* 0 Q 1 Q当JKT时，JK触发器就构成T触发器；T触发器当T1（即T接至固定的高电平）时，则四、D触发器1、 特性表111101010000Q*QD置0置13、 特性方程2、状态转换图五、不同功能触发器的相互转换 JK触发器的功能最强，包含了SR、D、T触发器所有的功能； 目前生产的触发器定型的只有D和JK触发器； 可用JK和D触发器实现其它功能触发器。DJK，T，T；JKD，T，T转换方法(一) 转换要求CP 已有 触发器转换逻辑QQ待求触发器输入(二) 转换步骤：1. 写已有、待求触发器的特性方程；2. 将待求触发器的特性方程变换为与已有触发器一致；3. 比较两个的

14、特性方程，求出转换逻辑；4. 画电路图。JK D、T、T、RS“JK”的 特性方程：(一) JK D“D” 的 特性方程：转换图QQCP JK1J C1 IK1D(二) JK T“T” 的 特性方程：QQCP JK1J C1 IKTJK T“T ” 的特性方程：即：T = 1转换图QCP JK1J C1 IK1Q(四) JK RS若遵守约束条件，则QCPSR1J C1 IKQD JK 、T、T 、RS(一) D JKD ：JK ：QQCPJK1D C1 &11转换图(二) D TT ：QQCP1D C1 =1T(三) D T T ：转换图QQCP1D C1 (四) D RSRS ：(RS =

15、0)QQCPSR1D C1 &11六、 触发器逻辑功能表示方法间的转换一、特性表 卡诺图、特性方程、状态图和时序图Qn+1Qn J K0100 01 11 10J KQ n+1功能 0 0 Q n保持 0 10置0 1 01置1 1 1 Q n翻转0100111001 0 /1 / 0 / 1 /(一) 特性表 卡诺图、状态图(二) 特性表 特性方程向时序图的转换(略)二）、状态图 特性表、卡诺图、特性方程和时序图01 0 /1 / 0 / 1 / 00/ 01/10 /11 /00/ 10/ 01 /11 /J KQ nQ n+1Qn+1Qn JK01 00 01 11 100 00 001

16、0101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1 1 1011010状态图 时序图例 已知 CP、J、K 波形，画输出波形。 假设初始状态为 0。CPJK01 00/ 01/10 /11 /01 /11 /00/ 10/ 1001110000Q010011三、时序图 特性表、特性方程、卡诺图、状态图例 已知如下时序图，画输出波形。 设 Q0 = 0。CPJKQ标出CP下降沿;标出下降沿之前瞬间J、K、Q的值001000100011010110101111标出下降沿之后瞬间的Q(Qn+1) 值0 1 1 0 0 1 1 0列特性表 、填卡诺图(略)特性方程：5.6.

17、2 触发器的电路结构和逻辑功能、触发方式的关系Note：触发器的逻辑功能和电路结构没有必然联系；触发器的触发方式和电路结构有关系。触发器的电路结构和逻辑功能的关系按逻辑功能分SR触发器JK触发器T触发器D触发器按电路结构分SR锁存器电平触发器脉冲触发器边沿触发器触发器逻辑符号含义表示下降沿翻转表示脉冲触发器表示边沿触发器表示下降沿触发异步置位信号（高电平有效）异步复位信号（高电平有效）* 5.7 触发器的动态特性5.7.1 SR锁存器的动态特性5.7.2 电平触发SR触发器的动态特性5.7.3 主从触发器的动态特性5.7.1 SR锁存器的动态特性一、输入信号宽度tw设所有门tpd相等tw2tpd二、传输延迟时间tpLHtpdtpHL2tpd5.7.2 电平触发SR触发器的动态特性一、输入信号宽度twtw(S,clk)2