数字电路课程设计

1、数字电路课程设计姓名：李志波专业：电子信息工程2012 级数字闹钟计时器一 实验目的1 通过这个实验进一步了解掌握各种功能芯片的功能，并能够在电路系统中正确应用。2 强化巩固专业课课程内容，学会对电路的系统分析。3 初步了解基础的电路设计思路和方法，锻炼自己的动手能力，巩固电子焊接技术。二 实验原理1.显示译码器74LS248（74LS48 BCD可以直接驱动共阴极数码管。它的引脚图及功能如下：（） 要求输入数字 015 时“灭灯输入端”BI 必须开路或保持高电平，如果不要灭十进制的 0，则“动态灭灯输入”RBI必须开路或者为高电平。（b） 当灭灯输入端 BI 接低电平时，不管其他输入端为何种

2、电平，所有各端输出均为低电平。（） BI/RBOBI态灭灯输出端”。2.数码显示器LC5011-11就是一种共阴极数码显示器，它的管脚图如图1，XDP 为小数点。其内部是八段发光二极管的负极连在一起的电路。当在a.b.c.d.e.f.g.DP 加上正向电压时，各段二极管就会被点亮，例如，利用74LS48 和数码管组合成的显U1A B C D E F GU2B示译码电路。ABCD 四个引脚接上一级输出7 1 2 6 3 5 4LT,RBO/BI，RBI 接高电平，或悬空。3,十进制集成计数电路 74LS9074LS90 时异步二-五-十进制计数器。其管脚图如图21CVU1C74LS90D1 2

3、1 2 D0 0 9 9 NR R R R G它的内部由两个计数电路组成，一个为二401 1 2 3 6 7 1 CP1,输出端为 QA QB QC QA连到 CP2 进制计数器。它具有复零输入端 ROA,ROB 和复 9 输入端 R9A R9B。如果复零输入端 ROA,ROB皆为高电平时，计数器复零；如果复9输入端R9A,R9B9 ROA,ROB其中之一接高电平或者二者都接高电平，并要求复 9 输入端R9A,R9B 74LS90 接成的24进 制 计 数 器 电 路 如 图567284INAINBVCCINAINBVCCQAQBQCQD923R01R02R01R025VR91R92GNDR9

4、1R92GND通过对电路的改变可实现 60 进制技术功能。同时当复零输入端ROA,ROB电路如下U1U2U3U4DCD_HEXVCC5V95VCC1VCC72VCCVCC43865V5V212121215 1 9 8 15 1 9 8 15 1 9 8 15 1 9 8 1CVA B C DA B C DA B C DCCCQ Q Q QQ Q Q QQ Q Q Q74LS90D74LS90D1 2 1 2 D1 2 1 2 D0 0 9 9 NR R R R G404040401 1 2 3 6 7 11 1 2 3 6 7 11 1 2 3 6 7 1GND3键 = BU13A74LS08

5、D74LS32D18键 = AVCC5VGND21J2VCC5VGND5kHz5 V4.数值比较器 74LS8574LS85 是二进制数值比较器，其输出端我I 比较结果输出端，有AB,A=B,AB利用这一输出结果可对其功能进行扩充接成多5 6 7U1B B BT Q TG E LA A AO O O3 3 2 2 1 1 0 0 G E LA B A B A B A B A A A为数值比较器。下图为其管脚图路如图其功能扩充电53 4 2 1 01 1 1 1 1 1 1 9 4 3 2U1U4U5151131456715113145671511314567A3B3A2B2OAGTBOAEQB

6、OALTBA3B3A2B2OAGTBOAEQBOALTBA3B3A2B2OAGTBOAEQBOALTB121110912111091211109A1B1A0B0A1B1A0B0A1B1A0B0432432AGTBAEQBALTBAGTBAEQBALTBAGTBAEQBALTBGND 74LS85D74LS85D74LS85D在比较输端接外接数据可实现多为数据比较。入5555 定时器的应用（1）多谐振荡器下图为用555 R1=R0+RW,则R1R2和C为定时元件，c1是滤波电容，通常R1,R2 大于1K。接通电 T截止,V0=1 R1,R2 向电容 C充电，当电容上电压大于 2VCC/3 时，比

7、较器 1 翻转，输出 V0=0.同时放电管T C通过 R2 VCC/3 2 V0=1,C 电容电压 VC 和输出电压 V0 的波形如图所示，此过程重复，形成振荡。tVCC_RDTTCSIHROTSRINOUTAB_+GNDFF充电时间 T1=0.693(R1+R2)C放电时间 T2=0.639R2C振荡周期 T=T1+T2根 据 上 式 可 算 出 秒 脉 冲 电 路 参 数 电 路 如 下 图 ：Ext Tri_AB_+VC CRDTTCSIHROTSRINOUTGN DFF三 实验内容应用必要的数字集成芯片搭建数字时钟。要求有闹钟，能置数。四实验电路根据要求可设计出如下电路，可是现要求功能

8、，同时还具有同 步 清 零 和 暂 停 功 能 。U6U4U55VVCC5VU15U11U9U13U1074LS48N74LS48NU1274LS48N74LS48N74LS48N74LS48NS5S6U24U25U221511314OAGTBA3OAEQBB3OALTBA2B2151131415113141511314OAGTBA3OAEQBB3OALTBA2B2OAGTBA3OAEQBB3OALTBA2B2OAGTBA3OAEQBB3OALTBA2B21211109A1B1A0B0121110912111091211109A1B1A0B0A1B1A0B0A1B1A0B0AGTBAEQBAL

9、TBAGTBAEQBALTBAGTBAEQBALTBAGTBAEQBU14U18U7A7408JU7C7408J74LS90DR4S2A21.0kS4R5VCC15kOUT RSTU8A7432NU8C7432NLDISTHRTRICON=B低位调时AR668kRS3IV_55GNDC4 C3空格同步清零GNDVCC5V五 焊接与调试理论变成现实。1.各个功能模块的连接：（1）数码管与译码器的连接，按照 74LS48248）的输出引共阴极的还是共阳极的，将公共端连在一起接到电路的总公共错误。(2).计数器部分的连接，计数器部分根据数制分为 24 进制，60 进制。根据数制的不同连接相应的电路。

10、24 进制电路，要将十位数的芯片上的QB与个位数的芯片的QC用与门连起来接到实现清零的电路中。同理 60 进制的十位数的芯片需要将上面的QB与QC 60 进制中用与门连接的输出接到下一级电路的输入作为下一级电路的时钟信号，可实现上一级对下一级的进位。（3）.闹钟电路的链接，闹钟电路的原理是将从计数模块输电平相等时总的输出将是高电平蜂鸣器将会在高电平的作用下发出声响实现对闹钟。（4）脉冲电路的连接，根据电路对应 555 芯片的引脚将电阻电容依次连在相应的位置，应注意的是电解电容正负极的连接，根据惯例连接端长的是正极。（52.调试发调时功能并不理想。下面三种方法可解决抖动问题（1）利用RC积分电路，由2个RS 触发器。在单次脉冲到来前将 Q锁定在低电平或高电平，3